EDA365电子论坛网

标题: 当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到... [打印本页]

---

作者: pegngf    时间: 2019-7-29 14:54
标题: 当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到...
当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到最小。感谢！
+ W+ L  |6 u- `9 b

---

作者: ygcgsa    时间: 2019-7-29 17:08
这种情况在Power plane中会遇到。

---

作者: Colbie    时间: 2019-7-29 17:11
我的建议
) q' c  U! t- y. B) I
1. 哪一层被较多较重要信号当作参考平面，就保持完整
! R# }' b4 ^( V4 b" e& r2. 被分割的平面可以在表层用跳线再短路
' z+ E6 I* M9 u3. 在两个分割处分别用缝补电容跨分割，亦有上述第二条的效果。

---

作者: cat12620    时间: 2019-7-29 17:12

Colbie 发表于 2019-7-29 17:11
我的建议
" ~  t2 h1 b4 o& q+ B6 N% Y
8 d  g2 ?- r: X& q/ o$ ~" \1. 哪一层被较多较重要信号当作参考平面，就保持完整

同意这种做法！
; h1 B4 W+ p" z: U1 n应该效果会很好。
6 o6 ^, n) _! u+ g. T7 \7 D

---

作者: Allevi    时间: 2019-7-29 17:13

" F3 d0 {8 t, p2 h最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

---

作者: haiyun0921    时间: 2019-7-30 13:45

Allevi 发表于 2019-7-29 17:13
, I* B. {5 y  H3 j( S: H# t最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

是的，关键信号参考完整的GND平面
1 W8 b( P( W- C. v) O

---

作者: lyr1983119    时间: 2019-7-30 17:03
一般是隔开VCC吧。。GND的完整性一般优选于VCC

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2