EDA365电子论坛网

标题: 8层PCB分层问题和翘曲度 [打印本页]

作者: rurucc 时间: 2019-7-10 11:21
标题: 8层PCB分层问题和翘曲度
板子是高速连接板，只有插件，没有任何阻容，走的是SDI上G的信号。电流在40A左右。现在分层和硬件工程师产生分歧；建议我第二层和第三层对调。意见不一致。板厂说这样的分层容易产生翘曲，不知道怎么分了。

0ZMNJNVAHXRWJ@`@EHE(C64.png (42.43 KB, 下载次数: 9)

作者: DING 时间: 2019-7-10 11:24
那就对调可以了，不要打起来了

作者: rurucc 时间: 2019-7-10 11:29

DING 发表于 2019-7-10 11:24& V5 e, i- [/ m# Y) [+ r
那就对调可以了，不要打起来了

但是顶层只有插件没有芯片阻容类的，，，，其它层的高速信号线以地平面为准才好吧。更何况电流在40A，这样大的电流，做参考平面不合适吧。。。。。。。我需要的是关于分层的意见，，，。

作者: Rock_Lee 时间: 2019-7-10 11:34
这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

作者: rurucc 时间: 2019-7-10 11:39

Rock_Lee 发表于 2019-7-10 11:349 L: C6 F0 x! S$ t- Q- V
这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

4 5 7层都是高速SDI信号。。顶底层各有一组（4对）

作者: Rock_Lee 时间: 2019-7-10 11:59

rurucc 发表于 2019-7-10 11:39
; f% R0 s4 [ Y9 n1 Y; a4 5 7层都是高速SDI信号。。顶底层各有一组（4对）

我觉得高速层走太多了。如果走线和厚度允许的话，可以这种叠层TOP GND SIG GND SIG/PWR GND SIG BOTTOM

作者: 本无名 时间: 2019-7-10 15:10
这叠层确实不理想，建议八层板，4个信号层4个电源地层,目测应该能走开。
T/G/S/P/G/S/G/B

作者: 宝剑_TSnJC 时间: 2019-7-10 15:57
你层叠设计有问题的，高速信号不建议参考POW层，这样设计层叠的话， 40A的电流，PI和SI都有问题，建议T/G/S/P/G/S/G/B

作者: 宝剑_TSnJC 时间: 2019-7-10 15:58
高速信号建议全部走内层，表层不要有告诉走线

作者: ylkj123456 时间: 2019-7-10 16:25
00000

作者: 王小拧 时间: 2019-7-10 22:29
sdi几个g？最多也就1G吧。板厚多少?阻抗要求？这些都是需要考虑的，不是单纯的23层是否兑换的问题。生产来说对称度越高越好，而对于信号来说是距离地平面越近越好，发个层叠来看看

作者: rurucc 时间: 2019-7-11 09:56

王小拧发表于 2019-7-10 22:29
& Z, j, e5 N6 @' {' Jsdi几个g？最多也就1G吧。板厚多少?阻抗要求？这些都是需要考虑的，不是单纯的23层是否兑换的问题。生产来 ...

至少3个G，板层结合报价，确定就用这个做试验板，先看看。

作者: 王开鑫55 时间: 2019-7-11 11:55

Rock_Lee 发表于 2019-7-10 11:34
8 c: v/ E4 S4 T' D1 p( v' E这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

你好，问一下，怎么看出来PP不对称的

作者: Alleger 时间: 2019-7-17 16:02

王开鑫55 发表于 2019-7-11 11:55
& b6 y/ L7 g' K6 q/ a9 [ [! [2 X- X你好，问一下，怎么看出来PP不对称的

通常信号层s和s对称，电源层p和p对称，1/8，2/7，3/6，4/5，建议内层残铜率差值<30%,外层<15%，残铜率差值与生产上翘曲可能性成正比。

作者: 王开鑫55 时间: 2019-7-25 13:28

Alleger 发表于 2019-7-17 16:028 t- X7 s6 y( c& |0 q( ^% ?
通常信号层s和s对称，电源层p和p对称，1/8，2/7，3/6，4/5，建议内层残铜率差值

他的这个都对称，除了2s与7P不对称，所以整个不对称？

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)