EDA365电子论坛网

标题: 掌握Jz2440_ARM芯片时钟体系 [打印本页]
作者: uperrua    时间: 2019-7-5 11:04
标题: 掌握Jz2440_ARM芯片时钟体系
第001节_S3C2440时钟体系结构
, w$ n8 L. f: V1 N: Z4 g
6 f% n/ L, h( G$ _% `S3C2440是System On Chip(SOC)，在芯片上不仅仅有CPU还有一堆外设。3 y+ C& N. E5 ~$ A! @2 g! B+ r
6 X) [9 {' R8 L6 L
至于有哪些外设，可以查看参考手册。在S3C2440参考手册的第一章PRODUCT OVERVIEW里面有个BLOCK DIAGRAM图：
( P/ W: f: M& H# N& t( p9 M
  D7 u( r4 B0 H+ j+ S$ l# Q
- ]$ c1 I$ S$ e5 B0 z& I0 Q/ @* F( r+ \
* f1 _, J- j8 w8 E; l' {3 s
可以把该图分为上中下三块，上面的是与CPU密切相关的，工作于FCLK；中间的一些对性能要求较高的设备，像LCD显示、相机等，在AHB BUS，H即为High，高速之意，工作于HCLK；下面的是一些对性能要求不那么高的低速设备，在APB BUS，P即为Peripheral之意，工作在PCLK。
( H2 F& M& _% L, t$ R5 S' u# I/ K1 E. \. k7 c8 M

( ]- w* [6 ?) \4 B在参考手册的特性里介绍了S3C2440的工作频率，Fclk最高400MHz，Hclk最高136MHz，Pclk最高68MHz。0 a2 e9 D* B: u3 w, m# L: U
3 K; s# h& m2 c" ~1 X7 H5 W
/ y4 ^% e/ H( C! ?3 R) \. h
如何得到以上的三种时钟？
9 i+ t* n8 @1 V  B) K( }5 J' |* V4 i! C0 }6 w

1 W" l! `" P( F" \6 `3 f+ V7 t0 [5 C  U( l0 ~9 j  Y- r6 e/ S
* Z  ~6 S* E( \/ b! `# _2 g
! R8 I+ {, X; ^  Y' R% Z
& j8 ]7 P; Y" l
( V  J7 Y5 a! c- U, T
作者: kinidrily    时间: 2019-7-5 17:56
研究一下，谢谢分享



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2