EDA365电子论坛网

标题: SIP中打孔的问题？3-4层和4-5层同一个网络的盲孔是否可以重叠着打。 [打印本页]

作者: 彦彦 时间: 2019-6-4 12:42
标题: SIP中打孔的问题？3-4层和4-5层同一个网络的盲孔是否可以重叠着打。
以前没做过芯片的layout，现在有块芯片的layout要修改，板厂说不能打1-5层的孔，要打成1-2,2-3,3-4,4-5的孔，请问为什么？3-4层和4-5层同一个网络的盲孔是否可以重叠着打？请帮忙回答下，感激不尽。

作者: yurenmc 时间: 2019-6-7 18:10
谢谢分享

作者: jacksonloup 时间: 2019-6-13 07:38
学写了~~

作者: flyboyxiaoqiao 时间: 2019-7-8 17:19
这与基板的生产有关，层数是通过基板的压合来制成的，3-4层和4-5层同一个网络的盲孔可以重叠打

作者: meteor542 时间: 2019-10-9 20:05
了解一下基板的制作流程你就懂了

作者: 彦彦 时间: 2020-8-4 16:18
同一个网络是可以重叠打孔的

作者: monarch_zen 时间: 2022-8-12 20:40
可以，

作者: monarch_zen 时间: 2022-8-12 20:41
1_5不能打，是因为4叠孔对准误差的原因

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)