EDA365电子论坛网

标题: 关于POWER SI提取PCIES参数 [打印本页]
作者: kevin890505    时间: 2019-5-29 19:05
标题: 关于POWER SI提取PCIES参数
本帖最后由 kevin890505 于 2019-5-29 19:07 编辑
$ t5 S! y; a$ J. n; ?
% N4 F! l6 R6 v- D0 U  最近自己学习下SIGRITY仿真，瞎摸索真痛苦，虽然已经是流程化的操作，但很多问题要分析定位恼火。. K: j8 u) Z+ }% Q# P. S  u, N
然后最近我尝试提取我们自己一个PCI-E3.0板卡的PCIE查分信号S参数，发现不管怎么设置，损耗和反射超过1G后都是逆天的不理想，仔细想了下提取的原理，画个PCB对比下，猜想是提取时候端接点位于走线的末端，而金手指则悬空相当于两个stub导致的，模拟猜想的仿真图，和结果如下:8 j3 `8 g4 Y2 Q  n% |0 m1 a
. R* D. ?5 z! c. P; p5 J- u5 m
然后我查了好久都没找到办法，这种应该怎么处理，才能提取到我想要的结果，不管是忽略PAD的影响，还是说把测试点放在PAD的末端，貌似3DFEM有但我电脑运行就会崩溃，不知道怎么回事，所以问下在普通的S参数提取mode下，能否有解决办法，还是我的猜想不对。. r" L; g, m+ T
多谢。
' @5 g* |, h# B. s

CON-LINE.png (18.84 KB, 下载次数: 20)

测试示意

测试示意

DP-RES.png (54.91 KB, 下载次数: 13)

差分S

差分S

SE-RES.png (65.62 KB, 下载次数: 11)

单端S

单端S
作者: 淡定哥    时间: 2019-5-30 13:35
牛逼
作者: jackli198323    时间: 2019-5-31 14:00
学习
作者: middle536    时间: 2019-6-3 10:21
沒用過sigrity/ m: u" E' w$ s2 l
作者: jackli198323    时间: 2019-6-4 09:40
看看
作者: briantseng    时间: 2019-6-5 13:16
要不要試試用SIWAVE抽?
作者: tianjie3    时间: 2019-6-8 08:46
牛掰
作者: jackli198323    时间: 2019-6-25 17:22
学习
作者: sunguangyuan    时间: 2019-7-19 10:00
这个是TX 还是RX ？如果是TX ，接的22ONF  的电容模型是什么模型？
作者: xieda2005    时间: 2019-7-26 14:09
多给你的设置信息吧，比如层叠参数，VRM，电容模型设置，Port设置等，两张图太少了
作者: anguchou    时间: 2019-10-28 18:15
:):)
作者: lansemanbuzhe    时间: 2019-12-23 13:24
最后怎么解决的呀？
作者: a422877308    时间: 2020-6-16 23:00
SIWAVE不存在这个问题，只是AMI中的去加重和预加重不知如何设置



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2