EDA365电子论坛网

标题: 求问多片DDR3中地址线、控制线、命令线都走点对点拓扑有什么缺点呢？ [打印本页]

作者: cxhhqz 时间: 2019-5-23 09:15
标题: 求问多片DDR3中地址线、控制线、命令线都走点对点拓扑有什么缺点呢？
如题，看到公司目前有个板子的设计，1片FPGA连2片或4片DDR3，不是按照一般datasheet要求（数据线点对点，地址线、控制线、命令线选用T型或fly-by），这几款板子DDR3的所有走线都是点对点拓扑，这样的板子对比按照datasheet要求设计的板子有什么缺点呢？盼复，感谢

作者: hhh虎次郎 时间: 2019-5-23 09:22
求DDR3的IBIS模型

作者: cxhhqz 时间: 2019-5-23 09:27

hhh虎次郎发表于 2019-5-23 09:22
$ m1 F* ~% S; e% N3 I3 U. e求DDR3的IBIS模型

没有，连板子的layout也没有，只是看到几块板子的实物，有些违背datasheet建议，想知道后果

作者: jackli198323 时间: 2019-5-23 10:26
DDR都采用单通道通信，给咱为政？

作者: cxhhqz 时间: 2019-5-23 10:35

jackli198323 发表于 2019-5-23 10:26! P. ?6 V/ [* o# G, g
DDR都采用单通道通信，给咱为政？

目前从板子实物来看是这样的，几片DDR各自为政，不符合芯片datasheet建议，但板子又能实际使用，只是不知道这样做的缺点

作者: jackli198323 时间: 2019-5-23 10:48
跑的频率上有没有差异？

作者: cxhhqz 时间: 2019-5-24 08:44

jackli198323 发表于 2019-5-23 10:489 y. ]$ ]/ m; T7 F+ H: ~7 d V# W
跑的频率上有没有差异？

没有测试过频率，但是能正常切换几张图片（治具板功能）

作者: 拉线小能手 时间: 2019-5-24 10:06
666666666666666666

作者: anguchou 时间: 2019-10-30 23:13

:):)

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)