EDA365电子论坛网

标题: FPGA时钟换pin规则 [打印本页]

作者: tiamo_hl 时间: 2019-5-11 09:36
标题: FPGA时钟换pin规则
提问：FPGA的BNAK上面SRCC和MRCC时钟管脚接的信号为什么不能换pin，它的特殊意义或者作用是什么？

作者: Jamie_he2015 时间: 2019-5-11 11:23
不能换就是不能换，只有这些引脚才有特殊功能

作者: wu6886 时间: 2019-5-11 15:49
good

作者: oncewei628 时间: 2019-5-11 22:36
MRCC为全局时钟管脚，SRCC为局部时钟管脚，只能分配本Bank和相邻Bank的时钟，一般不能交换管脚，但作为普通io口时是可以随意交换的。

作者: 悬崖孤鸠 时间: 2019-5-12 10:00
时钟管脚确实不能换，不然会影响硬件逻辑的时序

作者: 弦念 时间: 2019-5-13 08:58
请参考芯片规格书内有详细介绍

作者: xhl2733 时间: 2019-5-13 20:05
学习

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)