基本上 R3阻抗大于R2的阻抗  R2大于R1的阻抗，同时长度也要匹配 具体阻抗 一般SPEC会说明

* v* q/ k  N3 b8 }% |- U9 c" t, m
& R0 o- |! k' a/ ^+ L書上的解釋應該是以直流訊號純電阻的觀念來說明的, 但這對傳輸線而言是不對的. 他把中間的連線都當成 0 ohm電阻.
PCB 的走線結構是屬於傳輸線模型 , 發射端有輸出阻抗，接收端有輸入阻抗，中間還有傳輸線的特徵阻抗.
2 f" W4 c9 I) T- v8 x3 D* V- s是要看阻抗匹配 , 要看訊號的傳送過程中的傳輸反射狀況.

這種T行走線結構一定具備較大的反射干擾, 因為在每個分岔處的阻抗就是會異常, 會出現訊號因阻抗不匹配而形成訊號反射問題.
因此分岔越多, 反射就越厲害.

                                                      
5 ?( I, f$ G, h% O

為了抑制反射往往會在各段中間插入一個電阻來調節阻尼係數用來抑制反射.
# o( h2 X; R5 V  _9 L, F# x
不過電阻值要去模擬調教 , 電阻太高訊號上不去 , 太低就沒效果而且加電阻會讓訊號上升時間遲緩.
所有的關節都要去拿捏  ,  不是隨便人家說說你也就抄一抄. 萬一出SI問題還真的很難抓 .

大家在做T型拓扑时的阻抗是怎样控制的？

1296995314 发表于 2019-5-7 09:09
最好自己查找资料。。。。。

1 `& U2 U; h. J这不就是看到资料上有疑问么
& p" j! c$ I5 S& K& r! R0 l' s

最好自己查找资料。。。。。