EDA365电子论坛网

标题: 几种并行的Serdes接口求教 [打印本页]
作者: kevin890505    时间: 2019-4-13 11:05
标题: 几种并行的Serdes接口求教
最近接触DSP（TI的CC6678）和FPG（赛灵思的K7,V7）。涉及到几种并行serdes，比如PCI-E,SRIO,HyperLink，JESD204B& Y2 G( |  v. ?
然后，我看到之前他们做的板子，全部都做了RX,TX组内的5-20mil级别等长。
$ x- ^6 h8 ~' [+ E8 U! Q+ o然后我就不太确定了，虽然说做了板内可能没问题，但过背板，鬼知道信号走多元，这绕的线，损耗，串扰太吓人了。
  R6 v* L( l- W& y1 ]目前就有一个板子PCI-E3.0数据跑不起来，还有个204B设计12.5G，只能到6G，绕线绕到姥姥家去了都。
( q- s/ c) u% G) o" s+ b0 B
( }8 r+ @8 Q: X7 w3 b我很早之前用PCI-E查过资料，intel有说这个R,T只需要差分做好就可以， RX,TX的class内无需等长，因为内部有对齐机制。! R+ E! O: r2 n$ M4 }: i1 N6 K
然后我看了TI的user guide，说让这几种全都要等长....................但是就基于PCI-E的说法差异，我不得不对TI的另外几种等长持怀疑态度。3 _1 @8 g4 F; F& H$ n/ z
但是其他几种，我死活没查到准确的时序方面的说法，到底用不用等长。只是说了，在PCS层，lane都有align功能，但只是提了一下。
# C% y7 K8 s2 e) o% s6 a$ H所以请教下，有做过的大神，有没有这方面的资料，明确解释下lane的对齐，到底要不要等长。
1 C+ C1 C: S! o0 m我这人有强迫症，我关注的问题点，不找到答案心里很不舒服，哈哈。) c7 C! @7 F  R6 d3 X
希望懂得大神不吝赐教，多谢。
  h) d  M" j% w* ?5 o) ]7 H: r. j1 Z: r! f& j2 Z. I% I& B; {/ s2 M
我搜出来好多资料，还正在查找，但众人拾柴火焰高，大家一起比我一个人效率高。
7 R, b: \/ J+ ?: t呼叫下搜索达人狗大神，给我点过期狗粮9 k  @4 j7 s# @# J  C
作者: 超級狗    时间: 2019-4-13 11:36
但众人拾柴火焰高，大家一起比我一个人效率高。
& y, O. N$ \  w( I: M4 o8 v
! _' o) H3 p9 q1 C
提油救火！
: _' S) i- h/ D2 l/ e9 a' j4 U  j# ^2 D
! ~! l$ m- E* c% Q
作者: 超級狗    时间: 2019-4-14 01:11
我很早之前用 PCI-E 查过资料，intel 有说这个 R,T 只需要差分做好就可以， RX,TX 的 Class 内无需等长，因为内部有对齐机制。
( O4 r- ~& m' w: [; f然后我看了 TI 的 User Guide，说让这几种全都要等长....................但是就基于 PCI-E 的说法差异，我不得不对TI的另外几种等长持怀疑态度。

" ?8 X5 \' f$ j7 m! O# L* X; \, Y美帝已經在談判桌上打趴你們了，你還相信他們講的鬼話。
6 K1 \# Z) e, n  L, j& Q
" X. b, w( R- M- N$ r$ [

PCI Express Routing.jpg (55.25 KB, 下载次数: 15)

PCI Express Routing.jpg
作者: 超級狗    时间: 2019-4-14 01:15
( t: R, \* s0 a$ ]. |  c

PCI Express Interconnect Budget.jpg (53.7 KB, 下载次数: 16)

PCI Express Interconnect Budget.jpg
作者: 超級狗    时间: 2019-4-14 09:40

102492-layout-design-guide.pdf

1.53 MB, 下载次数: 40, 下载积分: 威望 -5

作者: kevin890505    时间: 2019-4-14 09:41
超級狗 发表于 2019-4-14 01:11
/ w( ?! v9 T: _. r0 E美帝已經在談判桌上打趴你們了，你還相信他們講的鬼話。

- o5 U( E7 M1 T) _就是因为我之前瞄到过类似的这个说法，PCI-E不需要等长，TI的文档说要5mil等长...........我就头大了，怀疑之，8G线，绕等长感觉是没事找事的节奏。! q. u5 t+ T. Z  W. x9 q
因为TI说，SRIO,HyperLink，都要等长，还有JESD204B，暂时没找到明确的说法，我在从规范里面找，看能找到不。0 E. f3 }6 m9 K6 m9 G6 _
多谢大神，效率杠杠的！！！！！！1 A* ^% A3 P- l
作者: 超級狗    时间: 2019-4-14 12:31
本帖最后由 超級狗 于 2019-4-14 13:28 编辑 / N, h( @+ P! G8 u3 x/ P8 x
kevin890505 发表于 2019-4-14 09:41/ z3 a* m% D! {# |* A1 {( p
就是因为我之前瞄到过类似的这个说法，PCI-E不需要等长，TI的文档说要5mil等长...........我就头大了 ...
' p4 T+ `( G* Z" u. I3 g
就目前狗糧庫的挖掘，不需要等長是不同的 Data Lane 間，差分訊號兩組走線還是需要等長。* o9 i' ]8 Z. B3 L- e+ Q
+ `6 i+ W7 y5 l9 ~8 h
"Trace length matching between pairs is not required."2 d4 n2 w& n: ^" A- |

* S3 |) z: O  t% M( |走線總長度還是有限制，不可以是「峰峰相連到天邊，此情綿綿無絕期」。
5 k& |7 Y2 b& H; ~8 Z4 i+ \; A$ @% ]( H3 C

" E# `' _3 H9 K! e
' k2 v0 Y# ~2 T3 W6 K  }3 V0 k$ n) c1 H
作者: djadfas    时间: 2019-4-17 17:35
个人认为和芯片厂家有关 做过intel和NVIDIA 对等长和长度 有明确等长要求的 可以去intel网站下载一个看看pcie3.0走线要求 很详细
作者: EdisonZheng    时间: 2019-4-23 08:43
pcie要做组间等长的，pcie协议有明确要求，因为组内的serdes串并转换后有时序要求。
作者: EdisonZheng    时间: 2019-4-23 08:46
你说的绕线会导致速率跑不上去也不存在，因为等长都是以最长的那对线为基准，你绕不绕线系统都得搞定最长的那对线。
作者: wcf88123310    时间: 2019-4-25 20:06
:):):):):)
作者: anguchou    时间: 2019-7-11 11:04
作者: HRBWCB    时间: 2019-12-6 09:29
学习学习
作者: snutqq    时间: 2019-12-6 14:58
等长要求还是要有得，不过是对内，对于对之间不做严格等长要求



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2