EDA365电子论坛网

标题: 请问大神，SOC 和SIP 有啥区别 [打印本页]
作者: nowell    时间: 2019-3-27 16:01
标题: 请问大神，SOC 和SIP 有啥区别
小弟初入行，求大神解释下SOC和SIP有啥区别？ 先谢谢了！. f& h  f/ N3 r9 y" K! ]
作者: amao    时间: 2019-3-27 16:07
这个问题还真问到点子上了：
! C; {: b* e! Q5 d  X; e简单说可以以下面的不同点区分。
% R( a9 ^* [1 V6 A" i9 R7 @SOC:
3 F2 g2 U; B2 l单点技术点1 |9 @' s# _1 x. k3 M& K/ t
所有的IP使用同一工艺/ K/ o  o. ^+ G; H$ @/ n
IP水平分布/ j1 E, Y2 I( n( u
SIP:
, B. ]7 ~8 Q5 ?  y7 N多技术点集( a4 |  g5 F6 |8 I% f5 E' S
可集合不同的IP在一起
5 r5 Q. X; N) j' M" v9 `水平放，垂直放都可以
& ?/ q  [- |  r* `6 `* B# c! Y, X
作者: nowell    时间: 2019-3-27 16:18
哇，版主回复，太荣幸了！不过没看明白 能不能再详细一点，有图就最好了！谢谢！
作者: RF_CE    时间: 2019-3-27 16:18
帮顶，留爪
作者: amao    时间: 2019-3-27 16:22
nowell 发表于 2019-3-27 16:18
8 u/ W* C2 J' E) L$ v* g哇，版主回复，太荣幸了！不过没看明白 能不能再详细一点，有图就最好了！谢谢！
2 c, d8 C: }) n) y* w% c2 y' x* h! G

3 d3 Q+ P7 E- ?. I2 |
作者: codec    时间: 2019-3-27 16:25
嗯，学些了，一个相当于平面的，一个就是3D的，3D的空间利用率比平面的高。' k8 |5 w/ k3 y& |; M" V1 P
( L* |. a! d/ p7 S
我这样理解有问题么
作者: rflion    时间: 2019-3-27 16:26
学习，留爪
作者: nowell    时间: 2019-3-27 16:27
噢，是这样啊，这下清楚了，谢版主答疑解惑
作者: 14789632    时间: 2019-3-27 16:50
图二要是水平放可能区别会更明显
作者: cbwardpan    时间: 2019-3-29 01:42
学习到了。
作者: tencome    时间: 2019-4-13 23:00
SOC  System on chip 一个裸芯片可以实现系统级应用，WAFER FAB做出来的。' _  C. ~1 g6 r' `  L% F( L; M' x
SIP    System in package 一个封装芯片可以实现系统级应用，芯片封装厂做出来的。
+ v+ O1 N, K8 b5 [1 [2 ]- v) f" h4 {: ?2 q& K1 u
SOC比sip更复杂，
作者: gochip    时间: 2019-4-30 14:40
5楼，看图理解，好
作者: 青藤门下一走狗    时间: 2024-10-29 14:20
学习到了



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2