EDA365电子论坛网

标题: 板级电源阻抗分析疑惑 [打印本页]

作者: linxiufeng2015 时间: 2019-3-17 22:03
标题: 板级电源阻抗分析疑惑
问题来自《Cadence高速电路设计Allegro Sigrity SI/PI/EMI设计指南》一书中的2.2.2章节。
1.通过仿真得到的波形切换到Z参数后显示的是主芯片的开路阻抗还是短路阻抗？
2.开路阻抗或短路阻抗是怎么得到的？
3.为什么说VRM和BULK电容并联后输出阻抗再低频段呈现短路特性？
4.端口设置时是否只需设置主芯片的VCC端口即可？

微信图片_20190317215815.jpg (157.71 KB, 下载次数: 28)

POWERSI软件界面

微信图片_20190317215823.jpg (151.04 KB, 下载次数: 29)

端口描述

微信图片_20190317215832.jpg (85.59 KB, 下载次数: 24)

开路/短路阻抗

微信图片_20190317215900.png (145.62 KB, 下载次数: 27)

实际仿真结果

作者: yangjinxing521 时间: 2019-3-18 10:32
好像要设置端口啥的。。。

作者: 蓝色的天口 时间: 2019-3-18 16:42
本帖最后由蓝色的天口于 2019-3-18 16:44 编辑

111111111111

作者: mggimg 时间: 2019-3-18 19:03
应该是在VRM端加一个毫欧级别的电阻下地吧

作者: gabbana0529 时间: 2019-3-27 17:41
1. 看图就知道是开路. 没有放VRM. 低频阻抗很大
2. 开路就是没有电源时量到的阻抗. 短路就是有开电源量的.
3. 这句话就是你把电源打开的意思，电源打开量到的就是短路阻抗，没开电源量到的就是开路阻抗. 注意开路跟段路后半段图形是重合的，意思就是高频段的阻抗是由负载跟被动元件(电阻电容电感PCB走线)主导，由图可知低频段的阻抗是由电源VRM主导. 你在研究电源完整性主要都是看后半段. 调适不同被动元件对高频的影响. 你可以把时域电流用数学转换成频域表示. 高频阻抗高表示系统对瞬态抽载反应慢. 电压压降因此变化较大. 电压不稳就不能保证后端IC能正常工作。

作者: lkmmmqfn2222 时间: 2019-4-2 17:48
特地上线怒顶一下楼上。

作者: frogwell 时间: 2019-4-4 18:09
谢谢楼主分享！

作者: Trunktren 时间: 2019-4-28 00:35
为毛我出来了结果总是如上图所示，求解

疑问.png (171.16 KB, 下载次数: 16)

作者: Lee_G10D0 时间: 2019-5-22 09:18
学习

作者: xiuzhong200402 时间: 2019-8-26 22:05
围观

作者: wx87899102 时间: 2019-8-28 14:06
您好，我现在也在学习《cadence高速电路设计allegro Sigrity SI/PI/EMI设计指南》这本书，看到你发的帖子有些问题想请教您，方便加我一下微信吗？15192499002谢谢

作者: wx87899102 时间: 2019-8-28 14:07

Trunktren 发表于 2019-4-28 00:35
$ [+ H* b8 n' D9 k; _$ l为毛我出来了结果总是如上图所示，求解

我仿真出来的结果也是这样，是不是哪里设置错了？你解决了没有？

作者: Trunktren 时间: 2019-10-13 18:41

Trunktren 发表于 2019-4-28 00:35
( S U6 n) N9 \! s" x# P为毛我出来了结果总是如上图所示，求解

看的参数有问题，图中邮件，点击有X,Y什么什么得那个选项。

作者: anguchou 时间: 2019-11-6 12:01

:):)

作者: webXZ 时间: 2021-1-15 14:56

gabbana0529 发表于 2019-3-27 17:41& M8 Z( r3 q8 Q4 [6 a
1. 看图就知道是开路. 没有放VRM. 低频阻抗很大/ a. R1 `* W# N. Z7 a7 }# m
2. 开路就是没有电源时量到的阻抗. 短路就是有开电源量的. ...

怎么把电源打开啊

作者: xiaoxiaoya 时间: 2021-4-15 08:20
谢谢分享

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)