芯片设计和验证工程师通常要为在硅片上实现的每一行RTL代码写出多达10行测试平台代码。验证任务在设计周期内可能会占用50%或更多的时间。尽管如此辛苦，仍有接近60%的芯片存在功能瑕疵，需要返工。由于HDL仿真不足以发现系统级错误，芯片设计人员正利用FPGA来加速算法创建和原型设计。
利用FPGA处理大型测试数据集可以使工程师快速评估算法和架构并迅速做出权衡。工程师也可以在实际环境下测试设计，避免因使用HDL仿真器消耗大量时间。系统级设计和验证工具（如MATLAB和Simulink）通过在FPGA上快速建立算法原型，可以帮助工程师实现这些优势。
本文将介绍使用MATLAB和Simulink创建FPGA原型的最佳方法。这些最佳方法包括：在设计过程初期分析定点量化的效应并优化字长，产生更小、更高效的实现方案；利用自动HDL代码生成功能，更快生成FPGA原型；重用具有HDL协同仿真功能的系统级测试平台，采用系统级指标分析HDL实现方案；通过FPGA在环仿真加速验证（图1）。
0 T( @* C6 P& l7 i
作者: kinidrily 时间: 2019-3-1 10:34
看看楼主怎么说的
作者: givealittletime 时间: 2019-4-21 20:51
chou chou
作者: chencol 时间: 2019-11-8 05:47
谢谢分享
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2