EDA365电子论坛网

标题: 高速信号线换层，有必要加电容吗？ [打印本页]
作者: may    时间: 2008-2-28 11:08
标题: 高速信号线换层，有必要加电容吗？
请教各位一个问题2 k2 u, |3 k/ O
比如做四层板，
' h" G& e# |/ s) L' A高速信号线如CLK线，6 @4 {; ?, `0 R/ x3 U, t' A
在换层的地方也就是打过孔的地方，
0 z7 ~; k" d$ @有必要加电容吗？（此地方未跨隔离）! |6 q( q8 N( S+ b8 k6 q7 ~" h, J
- B$ K* E! k/ e8 R' P' [8 a# U6 m
EMC说要加一个过孔电容& m8 M- T" _- G
比如电源层是VCC5
0 J+ `0 w$ a. ?% o地层是GND6 G6 q0 v4 J+ h! w
他就要求我们在换层的地方加一个VCC5和GND的电容，
% u+ m& K3 Q8 q/ Z2 B我们做的板都是很高密度的了，$ b- C- E' @' i: z# m
再加电容是很痛苦地，而且也不美观。0 s3 z( F# K( e7 P
7 {5 l. s' t- K" D7 V! |
请问各位，你们也这样做过吗？
作者: Allen    时间: 2008-2-28 12:54
EMC还说，所有的板子都应该用黄金做个金钟罩，把板子罩起来，这样才能屏蔽。
作者: wljboy    时间: 2008-2-28 13:24
加上可以降低EMC，不加关系也不大
作者: wing    时间: 2008-2-28 13:36
提示: 作者被禁止或删除 内容自动屏蔽
作者: sleepyingcat    时间: 2008-2-28 13:45
多高速率的阿?到10G了么?设计10G信号都没有这样做.呵呵!
8 a, }0 ~( o+ C6 L这样做的确是又好处,但是又一些过了,做设计很多时候都是在找一个平衡点.
作者: may    时间: 2008-2-28 13:58
是啊，, U. U1 i; ^' ^; z4 B0 {
我们也是这样想的，1 Q1 W6 `: ~! w! I
有些同事也是从别家公司出来的，也没见过这样的做法啊
  L2 S7 Q+ j' ~0 M# ~但EMC的人老是不依不饶的，毕竟这也是他们的工作嘛，
! S! t- W1 w3 A0 y6 m; Q2 `他们每次都看着硬件加进去，
* T' \" Y1 c9 {$ O5 H; o, ~硬件可怜巴巴的看着我们，因为他们也不是很想加。0 H! P) _. F' x/ x. Q, q! f8 S/ }
然后就是我们和EMC对峙的时候了。
9 s5 o3 U! o6 O& ~7 o9 |/ V8 o. q; I5 a% k
加过孔的也会有，因为换层的两根线相对参考的地平面不一样，
! \9 r) T  _- a- U* f0 _4 O4 `所以会在换层最近的地方加一个地孔，这样回路的面积最小，7 t+ a9 g+ ?* Q& S% p6 x) a
这个一般用在四层以上的板。
作者: sleepyingcat    时间: 2008-2-28 14:08
反过来说高速的始终信号在处理过程中是要12分的小心,自己设计中要多方小心.不要放过任何一个可能会引起EMC问题的地方,要做到这点你又必须很熟悉PCB上可能引起EMC的地方在哪.! q3 M7 U. O8 a
时间长了你自己做的设计EMC就一次就可以搞定了,用不到什么EMC的人说什么,他不如你熟悉设计.
作者: sleepyingcat    时间: 2008-2-28 14:14
原帖由 wing 于 2008-2-28 13:36 发表 : w& F; G* z% s
记得有些书说：在换层的过孔旁边打个地孔．1 W. Q. Q/ _, j9 [& S
但不知作用大不大．
0 T' @: n( A9 j  \5 Q- b2 J+ s) i/ A
这个我以前用HFSS仿真过,的确是很又效果的.而且国外的设计要求中也是这样要求的., R! g. X4 s' x
但是加电容就又一些过了,从原理上说这个电容的大小必须很合适信号的频率才能起到作用,如果加的不当又会引入很多其他的问题.
作者: sleepyingcat    时间: 2008-2-28 14:18
还有一点就是由高速信号的过孔带来的EMC应该数量级别不是很大的,用一个地孔完全可以解决掉,用电容也需要地孔的,应该是一种劳命伤财的做法.
作者: sleepyingcat    时间: 2008-2-28 14:20
EMC有仿真的结果么?仔细研究一下,他说的不一定就可靠,很多硬件工程师和EMC工程师的水平都是很烂的.
作者: sleepyingcat    时间: 2008-2-28 14:24
比如电源层是VCC5/ j& `3 Z, G; r: t, ]8 A9 I# ^* L2 h
/ a; J! ^( @9 i8 ~8 t: GEDA365专业PCB设计论坛，PCB layout设计，高速PCB设计，SI/PI/EMC仿真设计地层是GND, F" O% s0 s: {7 m% B: O
! C3 x  a/ ]) J" z) ^, x7 n& fwww.eda365.com他就要求我们在换层的地方加一个VCC5和GND的电容，
7 H) f" U6 {* T# \- |) a, U, ~+ n: nEDA365专业PCB设计论坛，PCB layout设计，高速PCB设计，SI/PI/EMC仿真设计我们做的板都是很高密度的了，EDA365专业PCB设计论坛，PCB layout设计，高速PCB设计，SI/PI/EMC仿真设计+ X: Q  F$ Q2 ^, c9 |
7 r$ n# T% m" I再加电容是很痛苦地，而且也不美观。( |6 |* x" g) _- P

1 g; q, p$ Q# K$ o* x2 C# X这个要求看起来还是满合理的,个人觉得位置上是可以协调的.
作者: may    时间: 2008-2-28 14:34
多谢楼上仁兄的答复，& F! D# ~% r8 P' r/ N. i
我们的EMC是在板子快做完，后期才会介入的，( Y0 a* `, |# c! h( Y" h' O
所以，要是改起来真的很烦。。。

u=2307343862,1115551384&gp=-36.jpg (4.55 KB, 下载次数: 54)

u=2307343862,1115551384&gp=-36.jpg
作者: sleepyingcat    时间: 2008-2-28 14:49
呵呵,如果对单板设计有好处,最好不要又任何抵触的心理,但是还是跟他们说明白这次可以改,但是下次请他们务必提前介入,以减小不必要的工作量.
3 a" u4 L0 p# S# j丑话先说头边,下不为例.
作者: Allen    时间: 2008-2-28 14:52
原帖由 sleepyingcat 于 2008-2-28 13:45 发表
7 g7 a; P7 t# ?6 R; P: Y  t2 A多高速率的阿?到10G了么?设计10G信号都没有这样做.呵呵!3 I9 J; |6 N+ B+ L* u
这样做的确是又好处,但是又一些过了,做设计很多时候都是在找一个平衡点.
+ W4 M( ~" w7 z% ~4 Z
抛开技术问题不说，你这句话说到点上了，PCB设计决不仅仅等同于layout那么简单，也不是只有EMC和SI，PCB工程师只懂EMC或只懂SI都是不够的，还有机械、热设计、Manufacture、SMT、TEST、COST、Time To Market。。。，优秀的PCB设计是各种矛盾的均衡，而不是只兼顾某一方面而不顾其它，PCB设计师必须具备多方面的知识，才能设计出优秀的PCB，我一直认为，PCB工程师是最值得尊敬的研发类工作岗位之一。如果要用几个字来描述PCB设计工作，那就是：任重道远，如履薄冰。
作者: may    时间: 2008-2-28 14:56
严重同意，下面是我以前写给我们老大的话，呵呵，见笑了。8 f( y- n+ Q) Z" Y0 g: U
$ t! n/ u  y; T2 F% B, Y/ g
5 O& M1 t5 O" m8 x  g$ i( _6 o) {
& G& u# v  h. ^  e8 t
- w) b/ ?- D3 t" n从工作的难度上看
/ E4 k+ d6 B- X1.
' Y3 U& [* [9 c. R/ X
* C' y6 t3 Q! k6 K0 i. ^2 S2 C3 L! g# e4 k  D3 T/ f
PCB是所有设计思想的载体。无论是逻辑、结构、散热、EMC、电源、各功能模块等等，他们所做的设计最终设计理念的实现还是在一块成品的PCB上，换句话说，他们所做的所有的工作的，都是为了研发出一块实现应有功能的PCB产品。他们所有的设计思想在PCB这里是一个汇总，是PCB工程师在将他们各部分工程师的思想不断去消化去融合，最终统一到一块完整的PCB板上。: e  ]9 P; s2 I% o
所以，作为一个PCB工程师必须是有“灵魂”的，对于逻辑、结构、散热、EMC、电源、各功能模块等等都要有所了解，能够了解他们所描述的设计，将各部分设计变为现实。PCB工程师不应该是单纯的去做，而是应该知道怎么样去做，应该做哪些。
' q; i- D- I# Z  W设计是没有完美的，只有将各部分相互平衡，而找这个平衡点的人，就是PCB工程师。
* T2 v  w6 u9 V. C. U2.4 O% r7 Z! q  _! A
我们希望，提高公司对PCB部门的重视程度。PCB工程师应该是一个综合性很强的工作，并不是单纯的布线那么简单。其次，多针对PCB开展相关的培训，对每一部分都略知一二，这样做PCB的过程中，才可能从被动变主动。
作者: Allen    时间: 2008-2-28 15:00
原帖由 may 于 2008-2-28 14:56 发表
) c) ?( R7 S1 d, Z$ R$ u/ }1 {严重同意，下面是我以前写给我们老大的话，呵呵，见笑了。
# m3 B: J  M- C3 v
9 P  Z- j6 ^# ~4 B/ \  Z- E3 E4 j" O
7 |$ M/ n3 w) N' _# E+ V5 C; q: q9 ?6 H
4 N7 z: ]0 i8 w  {8 x' O
从工作的难度上看
4 C6 M! a; g2 B) s3 l: T" G' H+ ^3 U1.
* Y- @# E# g* |# L5 h: e- ?9 m
' a' f0 _/ |* h- i( p
6 A8 @, \5 U' A- A& u1 @& mPCB是所有设计思想的载体。无论是逻辑、结构、散热、EMC、电源、各功能模块等等，他们所做的设计最终设计理念的实现 ...
, K/ Q7 i# g- F" v& E8 U5 P2 W
不错，有做老大的潜质！
作者: sleepyingcat    时间: 2008-2-28 15:03
原帖由 allen 于 2008-2-28 14:52 发表
3 d$ V+ o9 ^9 ?
: @* G9 L1 n& V8 R) B0 T抛开技术问题不说，你这句话说到点上了，PCB设计决不仅仅等同于layout那么简单，也不是只有EMC和SI，PCB工程师只懂EMC或只懂SI都是不够的，还有机械、热设计、Manufacture、SMT、TEST、COST、Time To Market。。。 ...

+ w& S  c/ m$ F那是,呵呵,其实PCB很不容易做好的,我觉得以上的东西还不是很够,好的英语阅读能力也是非常的必要的,还有一点我个人认为非常的重要,那就是不停的学习.
作者: mengzhuhao    时间: 2008-2-28 19:49
原帖由 may 于 2008-2-28 14:56 发表 % i) u8 Y* ^9 x
严重同意，下面是我以前写给我们老大的话，呵呵，见笑了。
- U# p: }$ U9 B% Z: K7 O5 d3 i7 y" {: V
3 C% s4 ^) p* v6 X8 f8 W

1 h0 [  q7 U2 A/ y6 a( B  B) @: s8 Y: h# {/ C4 E7 `. [
从工作的难度上看) K6 A3 N9 d2 _
1.
) c5 w# c' X& ?* d5 O$ Y2 N2 j: V" [0 X1 J) N! V$ f& L
3 @) w4 S& j" S2 F: {
PCB是所有设计思想的载体。无论是逻辑、结构、散热、EMC、电源、各功能模块等等，他们所做的设计最终设计理念的实现 ...
顶啊
作者: 路人丙    时间: 2008-3-2 20:03
标题: 有道理呀！
有道理！！我有体会的哦！
作者: hispeed    时间: 2008-3-8 18:45
有空间就加吧，多多益善。
作者: may    时间: 2008-3-9 00:14
可问题就是没空间哪
# ^8 P5 G% ~2 X) P+ e* b
% L, z3 K( G, `" Y3 `5 b也不对啊，放太多了费钱啊，台企叫COST DOWN呵呵！
作者: mengzhuhao    时间: 2008-3-10 18:01
原帖由 may 于 2008-3-9 00:14 发表
: l' U, G- o1 M0 i可问题就是没空间哪. o- b% b( w2 y7 z7 Y% u* ^
4 S8 j- d6 Y1 S$ |
也不对啊，放太多了费钱啊，台企叫COST DOWN呵呵！
台企叫个黑
作者: gaiwu    时间: 2008-3-12 19:56
原帖由 sleepyingcat 于 2008-2-28 14:14 发表 % a' V; W5 E9 l3 g& n- @
6 A: W/ J+ ]+ R1 _
这个我以前用HFSS仿真过,的确是很又效果的.而且国外的设计要求中也是这样要求的.
0 s" u# f0 i" u9 V. b# ]但是加电容就又一些过了,从原理上说这个电容的大小必须很合适信号的频率才能起到作用,如果加的不当又会引入很多其他的问题.

$ c1 [% P2 _. a参考面一个电源层,一个地层,这种情况下加接地过孔有用吗,能把你的HFSS仿真截图发个上来吗
作者: may    时间: 2008-3-23 19:51
以前是在台企干 过，0 s' f) r( [- k" ?1 g
不过已经不给台湾人干活啦，1 [/ F6 a! `& j- Q
老外做的板是挺琢磨不透的，" L2 c9 ^9 U; w# e7 Q3 h
最近在研究一片INTEL的板，零件东一个西一个的，
+ ?* D0 Q' G6 a这要是我们做，一定会摆的整整齐齐的，( s& l6 j- }2 ~# h
有卖相. U" h. p$ s4 y# |

( q4 Y3 u8 x' C3 p[ 本帖最后由 may 于 2008-3-23 19:53 编辑 ]
作者: amao    时间: 2008-3-23 22:58
我现在的做法是：
- `' ?& s2 u: t/ {8 b对于几百M的clk,基本不用考虑。其旁边及构成的回路路径中没有特别敏感信号就可以了。
! k1 P' y, `% _1 j7 J) h上到Ghz以后，需要在换层的地方两侧加上接地孔（对多层板）。加电容地可以，但是对于再高的频率此电容现为感性，实际的效果还是要靠平面电容。1 h$ C: x0 C7 x/ l; i6 U& Q
EMC方面的人非常容易打发。他们对于系统级可能可以提供一些意见，对于板级它们还嫩，我的作法是在cadence中开发出emc control把它们要检查的规则叫软件自动检测就可以了。
作者: John-L    时间: 2010-2-22 09:04
看到一个好贴,顶起来
作者: lisaliang0520    时间: 2010-2-23 17:29
知道了很多谢谢!
作者: sunhan    时间: 2010-2-25 14:43
太强大了，要做一个LAYOUT高手不易呀
作者: anny0101    时间: 2010-3-1 15:46
好期待自己能早一点有能力去分析和寻求这个平衡点,现在一切都还被动中.
作者: cousins    时间: 2010-3-3 15:39
我也认为加一个地孔增强信号到地的耦合就可以了* o; g7 q( _/ a& S% m& P( \
加电容的目的也是为了增强耦合不是吗？但容值的大小在高速电路下的确定是一个很重要的参数，没选好的话反而弊大于利  考虑成本 布线难度 工艺等等  还是用过孔比较好
作者: wowo1215    时间: 2010-3-10 16:30
嗯，我们是加一个小电容的（6G信号)
作者: zly8629481    时间: 2010-3-24 14:49
贴子不错，顶起来。' E, h2 L; r/ J6 E& c( w  S( j
有的HW的要求很扯淡，短短一根RJ45的网口线也要求走5-7的差分间距40mil，P\N等长控制在1mil之内，说什么控制衰减抑制串扰，而另一块板子3.125G的XAUI走4-4间距12mil走了近万mil也没啥事，我就服了，要求严可以理解，也不能太扯淡吧！
作者: zly8629481    时间: 2010-3-24 14:53
很多要求不是根据理论计算、实际经验得来的——理论不懂、经验没有，然后给你YY出一大堆要求
作者: zly8629481    时间: 2010-3-24 14:56
发了几句牢骚扯远了3 a. e1 Q) z  `4 n) t, h
回到你的问题，我们的做法：打保护地孔。
作者: 袁荣盛    时间: 2010-3-24 15:37
楼上的打保护gnd过孔是不是也根据经验呢？
4 w2 U4 i1 `/ w! N打多少？
: g, E) ~' B& E5 t* N" g, s- Q) N/ E打多近？
, g/ c0 ]4 u. U) N* B, I孔的大小设定有没有讲究呢？
作者: 袁荣盛    时间: 2010-3-24 15:45
高速线换层，比如开始在top层走线
' {0 V% s1 F# ?% x' L- B换层必须打孔
: `; |7 f$ h# `如果不做盲埋孔的话
4 q0 H5 x" [+ g. Y3 {换到哪一层是最OK的$ |7 y+ R9 a8 r+ G& e2 j2 b4 F
如果layer2是gnd的话，有些人就很随意的换到Layer3层/ m5 f4 F/ Q4 y) Q5 ^
走一段stripline后再从bottom或者从top层通过via出来到RX端% m3 T5 _* S# q2 O) O
这种走法和直接走到最中间层或via直接换层到bottom层，这几种走法哪一种最好？？？
6 P; N& \- n/ _% n/ c
. d" p/ i! Q4 {& s: h2 V8 Q对于Via-stub的要求是可以通过仿真看出好坏结果的4 T  @. P6 O/ W# r
不是无中生有的
9 X( e/ Z# g$ e6 ], x: E# P& p% e也许时域看不大出来9 u$ Q" ^7 m( M0 v
但从频域肯定可以看出优劣
作者: zly8629481    时间: 2010-3-24 19:11
楼上的打保护gnd过孔是不是也根据经验呢？
) n8 A+ H, ?1 }/ H. @9 i0 \打多少？8 E6 `3 V% d7 C+ }( c
打多近？
0 A9 g: M3 W* j) z; i: {/ J9 r" K孔的大小设定有没有讲究呢？
/ G/ n0 r0 C7 z3 K, @' U3 O袁荣盛 发表于 2010-3-24 03:37 PM

8 j. Y* o4 l' _6 r
  g; f8 L2 h2 E: {) G1 _4 b& s3 `5 b$ R; J  ~: ?7 g& J0 Y
显然也是经验！！
0 @% J+ Z5 R1 n" ~多少没要求！$ E: D  C  S4 e2 e% O8 z% {
距离没要求！
, u4 c6 }* \, Q% C4 {孔的大小没要求！7 d+ Y6 A+ [, M& v, ]$ R
有时RP好了没地方打或者忘了打，也没人说你。-_-!!!汗一把。
& R) ?, E8 A+ G* S5 ^/ E8 |  a; \, Z4 H
要是哪位大大能给来张自己仿真的结果的图就好了，看看各种做法实际效果有多大差别。
- |* J7 x( }6 g; Q6 d
0 k+ R+ i$ R8 E- U& h公司对这方面的知识很欠缺，基本都是凭经验——这个板子这样做了没出事，以后板子也就这样做了。-_-!!!又汗一把。
0 I6 X$ r5 Y" X  Y4 O8 x再就是看到个资料，说怎样做怎样做好，想想，嗯~貌似就是好，我们以后也这样做。-_-!!!
作者: zly8629481    时间: 2010-3-24 19:16
高速线换层，比如开始在top层走线" Y: N+ j3 i. Y: k
换层必须打孔: }! ]9 l& T6 F+ m
如果不做盲埋孔的话9 d/ q, a& ~: P) x' |
换到哪一层是最OK的# _( b5 O9 }# k# a
如果layer2是g ...' V7 G! C: q6 d" ^" k
袁荣盛 发表于 2010-3-24 03:45 PM

+ @- P" d* Q; f7 ^
+ P: P: h. k% W# k0 Z1 ~2 ?4 ?. q) @$ g- }
    关于这个问题，我来补图：
* |8 {8 I. ]4 U: ]' Z
作者: playdad    时间: 2010-3-25 15:35
1.如果参考层发生变化；而且2.信号换层处有放电容的空间；那从SI还是EMC的角度都最好放一个小电容。
作者: CAD_SI    时间: 2010-4-2 23:42
如果参考层都是地平面，只需在换层过孔处打地过孔即可
作者: huhu    时间: 2010-4-12 09:08
学习了！！！！！
作者: legendarrow    时间: 2010-5-5 22:47
记得有些书说：在换层的过孔旁边打个地孔．
, s5 G7 Z4 ~, x但不知作用大不大．8 J/ w0 Y- F% b, ]
wing 发表于 2008-2-28 13:36

" Q+ `' r4 s# U1 H" R; d# m7 F$ k7 ~
/ X9 R: o6 S/ U' b, d
   reference的层面不同，打一个地孔是必要的，当然需要要求信号全部是reference地平面的
作者: emtionmk    时间: 2010-5-7 21:01
这种我觉得只有上GHZ的考虑了，几百M不用考虑这么多的，我们上GHZ的都没讲究这么多的，
作者: duttdd    时间: 2010-5-25 20:17
呵呵，有机会可以自己试着定量的测试一下加前后的差别。
作者: summmmmm    时间: 2010-6-25 13:19
回复 2# Allen
& c5 o+ ~3 g% m: g) a3 ^' }7 `+ T) p* p: j4 D% g

3 B) t4 `, z- p9 O" o8 E; x    你太有才了
作者: 于争    时间: 2010-6-25 21:17
加电容不解决根本问题，弄不好有可能适得其反。, U! E- D. d. y$ o& N- S& d7 L$ C

/ l9 L  n- ~) r: h2 d: \* _  ?慎重
作者: 风风点点    时间: 2010-7-5 16:57
学习了。
作者: yjc68    时间: 2010-11-23 14:03
坐观
作者: 苏鲁锭    时间: 2010-11-23 14:40
拜坟学习~~
作者: willyeing    时间: 2011-1-27 14:03
好久没看到这样的讨论了！！！就是没有一个用啥软件去仿真，怎么样去仿真的帖子看到！！！LZ加油！！！
作者: forevercgh    时间: 2011-1-28 12:31
1）换层9 ]$ T+ t2 \* T, W+ ^
换层后参考层不变，加via
2 s+ j& ~! B2 T2 p( a+ [& i换层后参考层变化，加capacitor( W1 r7 v8 h! e* C8 Q
2）跨区
$ Z* B8 i& @* B. A# q0 X换层还容易处理，尽量不要跨区，这个对EMI影响甚大，不得已跨区，跨区的两个网络之间加capacitor，位于信号线正下方4 ~* r. n6 u1 t! a. P9 @% j' r
作者: lqc    时间: 2011-2-17 10:53
回复 may 的帖子2 _. K8 l; _, x7 u

5 K  e! c! b& r3 `# R0 z% V我怎么觉得我们做PCB 没有你们这么正规啊，好羡慕你们哈。* |# l4 ^4 D3 u% W: J
作者: lqy    时间: 2011-2-28 11:57
各位，参与一下。首先回答上面的主体问题：# \. b, P3 P. s0 Q
如果设计四层板，低速时钟，比方说100M左右，换层处加过孔对EMI有好处。原因电容为信号提供了200M以下信号回流。200M以上的回流要靠PCB综合层间电容和其他电容的综合回流电容来完成。对于via孔，只有换层的两个参考平面网络相同才作用明显。否则作用微弱。
4 S' \& L0 N7 F+ x5 d' u接下来参与第二个问题，PCB设计的重要性无可厚非，我很同意上面的看法。但是国内目前处于起步阶段，产品技术含量低。技术水平偏低。竞争激烈，没有研究深刻。目前很难有比较好的发展。只能寄希望未来。
作者: tiankong2008    时间: 2011-3-4 09:33
电地完整性、信号完整性分析导论!1 l# A0 W1 M, j4 M
https://www.eda365.com/forum-viewthread-tid-43-fromuid-17486.html
+ d% V' p- L, t9 H8 l) ?) }5 q9 ~3 ]7 j( m1 l( w, S
楼主看看此贴，上面出现了您说的问题4 n- b. q* V5 a- A3 Q# T% K: m3 Q
作者: suxiaoli2000    时间: 2011-3-8 15:39
记得有些书说：在换层的过孔旁边打个地孔．6 t4 v" z4 Z4 j! e7 W0 I, c, b3 H4 `2 Y0 p: w# }
但不知作用大不大．
作者: csj168    时间: 2011-3-12 16:18
看来我做的板都是太简单了   公司还没要求过这样做
作者: cccccc32    时间: 2011-3-17 11:25
PCB工程师太累，需要综合考虑各方面因素，而且还要兼顾各方要求，真是如履薄冰！做的好是应该的，做不好或者出问题几乎都是PCB来扛的。
作者: cyber_1005    时间: 2011-4-11 17:54
如果信号换层后，参考层从电源变为了地，或者相反的，那就要加个电容好些了，回流路径会短很多。
作者: wudi    时间: 2011-4-15 07:59
回复 may 的帖子
( O: ]0 I0 K! m7 n# v) [3 m# D
9 g' _  `" V6 k& c5 U, }% w有一定作用，可预留一下，过孔都有寄生电容，电阻，这样可以减少一些过孔的影响。
( A3 m( d6 E6 }0 h% `
作者: barry945    时间: 2011-4-19 16:01
我们的做法一般是，5 i, H. ?0 W, |# \. ~
有空间：如果只是双层板，且一层没GND,就只加电容，多层板再加过孔
: L# N& }! j7 K: F7 \. j无空间：双层板什么都不加，多层板加过孔。
作者: lisaliang0520    时间: 2011-7-19 17:48
顶！
作者: wuzl    时间: 2011-7-20 10:18
本帖最后由 wuzl 于 2011-7-20 12:32 编辑
( A. H# Z. V8 I% P3 b9 ]! _1 M
3 q9 e0 y: P- X回复 于争 的帖子
- {+ q3 n* g6 ?! \9 f' M, k6 v
3 p. U7 {: R6 k& R6 G请问于博士，您提到的负面影响指的是什么？因为公共返回路径而所引起的串扰吗？还是对PDN阻抗的影响？除此之外还有什么问题吗？



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2