EDA365电子论坛网

标题: 问：DDR阻抗和反射的问题？ [打印本页]
作者: we167527    时间: 2018-12-20 16:12
标题: 问：DDR阻抗和反射的问题？
提问：1）假设SOC的内部阻抗在48欧姆，外部传输线走了50欧姆的阻抗，而内存的ODT设置了60欧姆！4 u+ r7 P1 ?9 E# J) y# v1 Y
请问会不会对信号来说负载加重了。出现了阶梯。还有信号到了内层，阻抗变得不连续了。而导致反射？？？7 u( i! w- ~) j1 i) l$ R
2）假设SOC内部30欧姆阻抗，外部传输线60欧姆，内存也60欧姆。6 v3 Z( o, d" E: h! i2 f
请问这种状况信号会不会刚从SOC出来就抖动。出现反射现象？？？$ ?. e3 F" Q' {& k
3）为什么在并联端接VTT后信号的反射会被吸收呢？？？
/ \) A; E* z' o+ |8 I) O
作者: 2682439952    时间: 2019-1-3 13:28
  还不错，挺实用的，
作者: we167527    时间: 2019-1-3 13:40
2682439952 发表于 2019-1-3 13:28
( p, [, S& B6 l+ f# e% s# D( O& f6 C还不错，挺实用的，
, v2 o2 l/ Y6 d& ]& x: |
我问的是问题~
  Q3 X0 K0 J# U+ y# ]* P沉了！5 g6 N. o; }8 I9 a* M8 O& b+ p, h
作者: Jujianjun    时间: 2019-1-4 12:10
如果考虑数据线，是点对点的， 个人觉得用仿真工具跑一下比较好，后仿真。
5 i& \) B9 q! l% R  D) a% ^% G$ P( {8 g/ ]/ `0 b
老的DDR一直是用stub termination的方式， 也就是串阻和VTT termination相结合的方式。
4 p- o( o9 D% q% C! R5 _9 {- j5 q5 V$ T) w  b2 y9 }4 r
现在的新一代的DDR，基本去除了数据线外面的电阻，串阻和VTT的方式都不需要外部termination，我们只需要动态调整 ODT， Vref就可以了。
作者: we167527    时间: 2019-1-4 13:04
Jujianjun 发表于 2019-1-4 12:10# y& S5 I" f, U) s7 V
如果考虑数据线，是点对点的， 个人觉得用仿真工具跑一下比较好，后仿真。
9 Y" Q+ C: g+ n! C$ X9 z! g" U  j0 ]( f, f8 `9 `' `6 i
老的DDR一直是用stub termina ...

7 i" ^) `# E2 Z/ K; s噢~！老的也有VTT端接在数据线上吗？
$ F7 T* D+ {6 G9 X0 k/ F
作者: yangjijun    时间: 2019-1-4 14:49
同感
作者: 何文斌    时间: 2019-1-8 23:21
仿真一下不吃亏
作者: fbish    时间: 2019-1-9 14:04
这个直接仿真下，你说的并联端接，是端接的一种。
作者: anguchou    时间: 2019-7-23 00:09




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2