EDA365电子论坛网
标题:
附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号
[打印本页]
作者:
mengzhuhao
时间:
2009-3-18 11:20
标题:
附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号
附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号
( k) D: {4 R$ X2 }$ J
前8位是引导码41H，在最后一位引导结束后CE成高电平
5 L5 K- _, [/ W' U& Q& i5 C# P
此时clk会保持一段时间高电平
4 A; E/ Z, Z& [: g7 N2 g5 ^* s( a
后续就是数据+控制码了 一共156+4=160个
- s8 c1 L& t9 F4 v/ j' Q; s' v
有些不清楚的地方就是
! B) ^2 I2 b4 L# {5 Z( }& B
在数据传输过程中为何是3个短脉冲+1个长脉冲？这是基于啥考虑？
print_00.JPG
(136.66 KB, 下载次数: 5)
下载附件
保存到相册
2009-3-18 11:20 上传
作者:
Juger
时间:
2009-3-18 22:42
我是外行人，说说自己的看法
4 K5 r; B4 }9 m% e/ Q
下面是我看到的CLK信号
( a2 v: i3 e, H! g: B& F
0101 0101 0101 0101 1101 0101 1101 0101 1101 0101 1101 0101
" [( @4 B# P% K b* v6 }
即3333 B3B3 B3B3 B3B3 B3B3
- l8 B ] J$ v; J* B
没有看到楼主所说的引导码41H
# V/ C C! t# c7 \3 D
* @# r7 p0 j& k8 Q& T
我的分析是之前总线处于休眠节能状态
1 i1 _, L% L# P F
最初的3333是为了唤醒芯片并同步，这16位信号结束后CE（Chip Enable）变为高电平，芯片使能
& G) ~. z4 n% p6 D. n
之后CLK每次以连续的2位高电平作为起始位，高低电平交替作为时钟信号！
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
