EDA365电子论坛网

标题: SDRAM 时钟线、数据线、地址线、控制线走线原则问题 [打印本页]

作者: lzhcqu    时间: 2009-3-9 20:58
标题: SDRAM 时钟线、数据线、地址线、控制线走线原则问题

: O; ], e- m2 [8 Z' y    据有关高速PCB布线建议的文章介绍,SDRAM存储器走线时要注意“尽量短且等长”,不知道它说得是仅指数据线呢,还是包括数据线、地址线、控制线与时钟线?
: |2 p% o0 p  E7 l* `对于数据线,等长比较好走,因为它是点到点的,而对于地址线、控制线,等长就难了,特别是时钟的要求颇多,线宽线距等方面各方面都要考虑。
2 |  O" C3 n; R地址线、控制线它们是一点到多点的,所以还与总线拓扑结构有关,而且PCB走线时空间紧张;! c/ l% r9 b7 |' l# n
- e1 o& L/ r/ t, D; G/ q5 B) y( \
请问各位有什么好的建议,尤其是地址线、控制线的拓扑结构,是否需要作等长处理,如果要的话,怎样作等长处理?
. z5 J& X" p, o
8 Z) O( L& t2 q+ ]! V谢谢
作者: liuli    时间: 2009-3-9 22:22
数据线与地址线需要分别等长,且数据线与地址线也要等长,误差在500mil之内,一般地址线要比数据线长,且最长的线要控制在2英寸之内,即2000mil。数据线点对点布线,地址线一般走T型结构。
作者: lzhcqu    时间: 2009-3-9 22:47
但是在别的地方看到
1 ]- n+ _9 K2 J& G# {
2 j0 D: b- v/ ~9 F3 Q' B+ G控制信以及地址线要和时钟线等长,线长不超过+-100mil;3 l. {' n4 _# G; t+ R2 H7 r" ]
至于数据线,没有必要和时钟线,地址线以及控制线等长。
作者: lzhcqu    时间: 2009-3-9 22:47
哪种说法对呢??
作者: yxx19852001    时间: 2009-3-10 12:39
数据线可以不等长,但是有空间的情况下还是尽量等长吧,但是地址线和控制线是必须的,一般做到+-100mil,要特别注意拓扑结构的要求
作者: hewenjian    时间: 2009-3-17 11:13
其实如果SDRAM控制器的时序设计余量比较足的话,等长的误差可以放宽到+-1inch,因为等长的主要考虑是信号同时到达接收端,而信号在PCB上的速度大概是6inch/s,2inch的误差只有300ps,相对于200MHz的SDRAM速度来说,只要setup和hold时间足够,这点误差还是可以接受的,但原则上是等长越严格,系统的稳定性越好,因为时序的余量越大。
作者: yxx19852001    时间: 2009-3-19 09:22
楼上正解,很详细!
作者: lovelyday    时间: 2009-3-20 23:21
请问T型结构是什么样的拓扑类型?
作者: cat2duck    时间: 2009-3-23 21:53
8# lovelyday 8 k( z1 d& f1 `0 h6 V7 F5 g
就是一个Driver带出两个SDRAM,就属于T型Topology
作者: ljb_s1    时间: 2009-3-25 21:20
不等长也没问题吧?
作者: wcn312318697    时间: 2011-8-26 17:27
学习了。。谢谢分享
作者: peiqiangqiang    时间: 2011-8-27 16:04
讲的都这么好啊,好像每人心里有答案一样
作者: mmds    时间: 2014-4-28 15:34
新手进来学习
作者: zsg456    时间: 2014-5-8 15:52
这个等长线不线满不容易,偶现在还不会布等长线
作者: nelsonys    时间: 2014-5-30 19:04
需不需要等长,不是得考虑几个因素吗?& Q' S% X3 H! ~7 \9 F/ _- l
1)IC芯片的误差(温升,derating,驱动)
0 b, b0 t! G. X& ~- ^! O2)规格Setup/Hold时间0 Z9 f4 Y. F1 n4 C3 L. o! {2 v
3)板级噪声(Jitter, 耦合,特征阻抗不连续,地飘移)
: i# e6 X% Q0 m- O考虑以上几点再算出板级余量不是吗?
1 G' W& M$ Q/ ^4 x




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2