EDA365电子论坛网

标题: 关于等长线的问题 [打印本页]

---

作者: lzhcqu    时间: 2009-3-9 14:44
标题: 关于等长线的问题
我的板子有64根数据线
0 s$ `2 \  s: i' n* l在top层不能完全布通 需要把其中一部分布到内层
) K0 E" x# m$ G) g# o+ Q, X5 C这样走内层的线每根至少要两个过孔
" v: P) f5 u  s5 m. Y7 n请问这样布等长线的话过孔的长度可以忽略不计吗
而且内层的信号速度和top层的信号速度不一样
" U+ x4 T( u" f那么改如何做到数据线等长呢

2 X4 Z, l2 _; u/ c  \- l+ n请各位帮个忙指导一下
0 b* ^4 v$ F# s- w谢谢了

---

作者: vikingrex    时间: 2009-3-9 15:10
而且内层的信号速度和top层的信号速度不一样
那么改如何做到数据线等长呢
0 q! @' }' Q$ I# B+ k0 V! T$ T6 v————————————————————————
# W$ i9 ]: j( U+ k$ n3 e/ A. d这点我也想知道。
/ C6 Y' x! @& L8 S- I& t9 w: d
另外，100Mhz的SDRAM的布线要求应该不是太苛刻吧，只要使SDRAM尽量靠近CPU，时钟线尽量短，布线随便布就可以。跑起来就没问题。（SDRAM是100MHz的情况。）
过孔应该可以不可虑。但是如果考虑的话，应该如何计算？
3 p% l4 D& W8 h2 }同问。

---

作者: lzhcqu    时间: 2009-3-9 17:20
高手来指导下呀

---

作者: jesuswilliam    时间: 2009-4-12 09:07
过孔对上升时间的影响，差不多也就十几二十皮秒，对于这个速度的可以不考虑了。对阻抗倒是影响大些

---

作者: yucen007    时间: 2009-4-15 17:42
???????

---

作者: richedy    时间: 2009-4-26 01:14
一般情况下，一个过孔等于2~3MM的长度。SDRAM，DDRI，LAYOUT时可以不考虑。
但DDRII，DDRIII需要考虑。

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2