EDA365电子论坛网
标题:
关于等长线的问题
[打印本页]
作者:
lzhcqu
时间:
2009-3-9 14:44
标题:
关于等长线的问题
我的板子有64根数据线
) a/ `9 u& e- h; j( r+ Y, x
在top层不能完全布通 需要把其中一部分布到内层
U0 J, b/ F2 _
这样走内层的线每根至少要两个过孔
/ \" Z" T# Z. A8 U$ V# d* [
请问这样布等长线的话过孔的长度可以忽略不计吗
4 h* I# A# L; X1 Z& U
而且内层的信号速度和top层的信号速度不一样
7 E/ G, \; S) k8 O8 e
那么改如何做到数据线等长呢
- o, y: H% m. R% J$ z! A" f
4 ~$ M2 x; g7 H" i) n0 f9 W
请各位帮个忙指导一下
! Z" d) |/ a* |- F9 U
谢谢了
作者:
vikingrex
时间:
2009-3-9 15:10
而且内层的信号速度和top层的信号速度不一样
* x0 ?/ m: f" O$ d; {; R
那么改如何做到数据线等长呢
t5 v8 X6 T! l |
————————————————————————
+ Z4 ?& L7 R" ?1 [/ v( X' z
这点我也想知道。
% v6 V7 x8 g6 K5 a
" z4 \. c0 V w+ [' m
另外，100Mhz的SDRAM的布线要求应该不是太苛刻吧，只要使SDRAM尽量靠近CPU，时钟线尽量短，布线随便布就可以。跑起来就没问题。（SDRAM是100MHz的情况。）
% i2 ^# |7 o4 i
过孔应该可以不可虑。但是如果考虑的话，应该如何计算？
) K! v# s5 p$ \0 A9 q0 N% h* T$ R
同问。
作者:
lzhcqu
时间:
2009-3-9 17:20
高手来指导下呀
作者:
jesuswilliam
时间:
2009-4-12 09:07
过孔对上升时间的影响，差不多也就十几二十皮秒，对于这个速度的可以不考虑了。对阻抗倒是影响大些
作者:
yucen007
时间:
2009-4-15 17:42
???????
作者:
richedy
时间:
2009-4-26 01:14
一般情况下，一个过孔等于2~3MM的长度。SDRAM，DDRI，LAYOUT时可以不考虑。
, x$ g/ ?: @5 |+ B3 H
但DDRII，DDRIII需要考虑。
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
