EDA365电子论坛网

标题: 请教关于6层板叠层设计的问题 [打印本页]
作者: lzhcqu    时间: 2009-3-2 10:31
标题: 请教关于6层板叠层设计的问题
我最近要开始做个6层板+ r6 r' e0 C3 x; L- K6 T( s* x! d
由于走线比较少，所以打算用三层走线，两层地，一层电源* f& Q' ?1 \1 F+ Y9 z) Y# E
现有两种设计方案" g  {& c8 A- }# J* N- ]
方案1                                        方案2$ a) g+ M) f& O2 O
S1                                             S1# P0 w+ Y8 E/ _6 }
GND                                          GND
5 U# c, J8 B7 n" N) ~S2                                             S21 d) Q2 s2 B2 O+ N# m* l4 C
GND                                          POWER6 E$ N. K2 V" _! w+ {
POWER                                      GND
" {" n2 }2 S7 NS3                                             S3( m0 l6 w& {& Y$ @0 Y# {
想请教大家：, O1 k/ j6 [/ J* w& |. j
1：在S2层走高速信号线，那种叠层设计好点？
( ?8 U( l2 R7 l6 ]7 |2：这样不平衡的叠层设计会不会使板子产生翘曲，如果会的话应该如何解决?(看到有人说是在S2层空白区大面积敷铜，使得叠层近似平衡)
" b' j/ |" Z& }4 ^3 ^3：两个GND是应该一个数字地一个模拟地 还是两层都做数字模拟分割？那种情况最好
2 _! r1 N' h/ K' y* a; e$ e# o谢谢1 @* ~/ b. B' n% H
请大家积极讨论，不吝赐教5 B1 _3 [2 v4 H; D+ k# E+ I
谢谢大家
作者: lzhcqu    时间: 2009-3-2 10:34
还有就是中间介质的厚度是应该自己设置还是有厂家设置呢？？
作者: lzhcqu    时间: 2009-3-3 17:00
为什么人气都没有呀
作者: 憨仔    时间: 2009-4-20 17:24
就是啊，怎么没有人回答。。。。。。。
作者: tianmahua    时间: 2009-4-26 16:17
顶一个，我也想问这个问题，不知道楼主解决了没有呢？
作者: yang9922    时间: 2009-4-29 08:42
个人感觉第二种会好点，电源的电容效应会好点。
作者: dingtianlidi    时间: 2009-4-29 17:32
第一种
作者: dingtianlidi    时间: 2009-4-29 17:39
想请教大家：
1 G9 m' l: j3 B8 o1：在S2层走高速信号线，那种叠层设计好点？S2层上下都有地可以起到屏蔽作用
' }+ ]5 m- a7 ]! T. E2：这样不平衡的叠层设计会不会使板子产生翘曲，如果会的话应该如何解决?(看到有人说是在S2层空白区大面积敷铜，使得叠层近似平衡)可以在信号层空白的地方铺地铜，防板翘。( X" q: x, s$ j) v( Q: s
3：两个GND是应该一个数字地一个模拟地 还是两层都做数字模拟分割？两层都做数字模拟分割，两层的分割形状大小一样
作者: wuxiaotao    时间: 2009-4-30 13:30
本帖最后由 wuxiaotao 于 2009-4-30 13:33 编辑 5 p/ U' U+ k, B* n6 E9 v
+ `; X7 C! T7 f7 Z$ m! S) A
推荐用以下的9 E" q3 e" K- `3 I

3 |8 L2 d1 p* }0 X+ ^- rLayer           Type                 Description
1 D* a1 Z9 J( B( N1                   Signal             Top Routing Mostly Horizontal
) E# ?7 p  B) C; A! p2 {2                   Plane             Ground! p8 c5 M3 }; @, F$ x
3                   Plane             Power
* L1 V& p+ X3 u4                   Signal            Internal Routing
) J2 a) n* n* X% z: N5 S/ x5                   Plane             Ground
" G7 l# Q. K% Y6                   Signal            Bottom Routing Mostly Vertical
作者: wuxiaotao    时间: 2009-4-30 13:31
上面是TI 推荐的6 layer stackup
作者: 陆学奇    时间: 2009-11-23 17:39
1.当然是第一种好.
4 B* ?8 s; C9 Z# k: ]* r2.不会使板子产生翘曲.% k4 m7 l& C+ F7 J: M
3.两层都做数字模拟分割.
! ~+ b9 \2 R, p9 H; E1 Z& u2 B3 |最好高速线走在顶层或底层包地(不要有过孔).
作者: partime    时间: 2009-12-8 21:56
本帖最后由 partime 于 2009-12-8 22:19 编辑 # v+ `% `1 ], G' T5 C, [
) v! V/ p( n! y5 ]/ Q/ n" m, k) N
１、在S2层走高速信号线，那种叠层设计好点？
  q( F9 {: }" \( z7 N2：这样不平衡的叠层设计会不会使板子产生翘曲，如果会的话应该如何解决?(看到有人说是在S2层空白区大面积敷铜，使得叠层近似平衡
1 O  D' g3 W9 T, f. p7 x* m- E- V3：两个GND是应该一个数字地一个模拟地 还是两层都做数字模拟分割？那种情况最好
" M3 H$ s1 e: D) x选第二种。原因是S3的参考平面有保证。$ C! J; B5 p. A4 C2 n0 B5 r* l
１、都可以。
3 O* m" K4 a/ ?' H２、没事。板厂，ＳＭＴ会给你搞定的。
2 s5 @: C' s; y* B1 a  ^３、看你模拟器件和模拟信号走线在哪层。举个例子。模拟器件在底层，走线也在底层。那么第二层可以是全数字地，而4,5层则需要做成模拟地或电源，第3层的数字信号也不能走到模拟电源地的投影区域。数字不走到模拟区域是基本准则，这是３围的。
. t, U' Z; e4 u8 K( {高速线不用包地，模拟可以包地。包地，包不好还不如不包。
作者: 钰头    时间: 2013-6-5 15:39
wuxiaotao 发表于 2009-4-30 13:31
% P1 P& p2 R6 {6 F4 N上面是TI 推荐的6 layer stackup

. t, ?! p, g$ I, Zwuxiaotao这个才是正解,高速信号最好离top面远一点.
作者: rx_78gp02a    时间: 2013-6-16 20:16
钰头 发表于 2013-6-5 15:39 , y. A8 l+ k4 |+ a
wuxiaotao这个才是正解,高速信号最好离top面远一点.
* ?6 h0 y# q' \* h
你这个说法有什么依据吗？
作者: rogetxu    时间: 2013-7-3 19:10
钰头 发表于 2013-6-5 15:39
! U* h7 {8 X) L. F' Iwuxiaotao这个才是正解,高速信号最好离top面远一点.

" p" ^7 z5 c+ L* @& `# h 符合需求就行。 一般推荐是比较规范的叠层。2 W) i& A0 c) C- q8 \+ S
真正的高速是走在表层的
作者: pury    时间: 2013-7-22 22:16
rogetxu 发表于 2013-7-3 19:10 - W2 Y# J% \* O& `' q* \
符合需求就行。 一般推荐是比较规范的叠层。
" i! ^9 y% l- H6 O* w; K真正的高速是走在表层的
& x3 k2 ^2 f& W5 W# }5 u
为什么真正的高速时走在表层的呢，我接触到的都是直接走的内层，表层只走很短的一段，或者只是扇出。
$ c' |3 X: D  O% M' r' ?& B从我目前的知识来看，高速信号高频分量很多，在表层处理不好EMI会比较严重吧% o9 p$ U" k# D! `* b- t6 k
而且如果走表层是为了防止短桩效应的话，尽量走在内层比较深的层面也可以啊+ F3 X/ U% T" d
我接触到的资料上6gbps以下的速率都不需要探讨短桩效应1 c2 I! C. ~+ z& Q  }
麻烦能不能详解下高速线走在表层的原因？3q
作者: rogetxu    时间: 2013-7-24 21:58
surface microstrip的一边的介质使空气，传输延迟小。
6 m% P9 H! O8 y$ Astripline 在2个固体介质中间。2个参考平面有电容性耦合，传输当然要低点。9 O0 F0 _$ W0 v: k: H
stripline 的信号边缘超过1ns就更明显。
( L4 V% F7 A. Q# Y/ s我们Layout 10Gbps 传输线时就不敢放在内层。: c7 a% A- f+ ]
1 E8 ~; y8 J! \- ^7 Y" |" A3 d
作者: linbanyon    时间: 2018-6-12 12:59
方案2



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2