EDA365电子论坛网

标题: 奇怪!allegro同网络焊盘重叠不报DRC? [打印本页]
作者: 挑战极限    时间: 2018-8-13 17:13
标题: 奇怪!allegro同网络焊盘重叠不报DRC?
) s+ O- K& I7 S, S) G- L+ {: S
1.同网络的两个焊盘距离太近或少部分重叠就会出现DRC, T9 R: \  c) ^$ D1 ], v

& n! ~  x: o  m8 ?! @6 ]- y2 ?4 x2 y* O0 Z% g- X3 S: ~

1 P* o8 X; R  g3 B2.而大部分重叠或完全重叠情况下居然没有报DRC,我去!这也太坑了吧,哪里没有设置好?- r1 V$ }: F0 t; R% m2 P

1 B6 f- ]( v- ~/ I- F; A$ Y9 v' T! L& V

9 _6 {6 [! x9 S, {; I" W/ ^% H
作者: 挑战极限    时间: 2018-8-13 17:16
郁闷了
作者: 弦念    时间: 2018-8-13 17:32
应该是你的modes没打开，查看setup-constraints-modes-same net spacing modes，你看下PIN toPIN的规则打开没
作者: 挑战极限    时间: 2018-8-13 18:07
弦念 发表于 2018-8-13 17:328 Z2 K6 ~3 Z2 s& T
应该是你的modes没打开，查看setup-constraints-modes-same net spacing modes，你看下PIN toPIN的规则打开 ...
4 X7 r9 L- M2 K' i" a( t) q; a* w3 Z
当然是打开了,要不然上面第一种情况就不会出现DRC了) N8 A. P1 g" z
作者: wcf88123310    时间: 2018-8-13 20:02
学习了
作者: wcf88123310    时间: 2018-8-13 20:02
学习了
作者: 這侽孓譙悴丶    时间: 2018-8-13 20:05
把文件放上来，马上就能解决了
作者: 挑战极限    时间: 2018-8-14 00:21
這侽孓譙悴丶 发表于 2018-8-13 20:05
: K$ R9 R( ]! {% z9 g% O4 X) a把文件放上来，马上就能解决了
1 S& J2 W- q  G% N8 ]& @
试过很多块PCB,结果都是这样，你可以随便拿块PCB把两个同网络的焊盘重叠，看会不会报错，同网络的规则ＤＲＣ都是打开的3 ^* e( L7 K. h. _3 Q
作者: 挑战极限    时间: 2018-8-14 00:56
自己回家摸索了半个多钟头，终于找到原因了，可以睡个好觉了
作者: bingshuihuo    时间: 2018-8-14 08:18
挑战极限 发表于 2018-8-14 00:56
; H3 [3 z  [" a8 f/ Q; o2 x/ m自己回家摸索了半个多钟头，终于找到原因了，可以睡个好觉了
; Q1 Z, A9 I2 X
怎么解决的？
6 N, C; D' f9 z! J1 t' z
作者: yangjinxing521    时间: 2018-8-14 09:06
VG
作者: tangqianfeng    时间: 2018-8-14 10:14
怎么解决的？
作者: 挑战极限    时间: 2018-8-14 10:28
bingshuihuo 发表于 2018-8-14 08:183 u7 Z: w9 ^1 G; g4 B1 r, z0 f
怎么解决的？
0 d+ P4 G- H: ?

' @9 b" Z3 i' I3 [/ _% vphysical constraint set 最后一栏ALLOW,PAD-PAD连接设置为 NOT ALLOWED即可.这一栏实在太隐蔽了,很多人都没有对这一栏进行设置,前几天发出去一块板子,到了贴片的时候发现有两个相同网络的电容PIN对PIN完全重叠,才引起我注意.幸好不是什么致命的错误,新手引以为戒啊/ y) ?9 Y" ]# R( v( h; h8 d
作者: 挑战极限    时间: 2018-8-14 10:29
yangjinxing521 发表于 2018-8-14 09:06
4 N) v7 A& m- n9 DVG
& P" ?$ _& o$ i& u! @
是的
作者: yangjinxing521    时间: 2018-8-14 10:38
挑战极限 发表于 2018-8-14 10:29! {. V2 B+ K+ T' e/ z
是的
1 Z% D5 l. O# W0 O+ e! P; u
那说明封装做的有问题，
; ^2 w) T+ a& n$ @: a9 G
作者: amaryllis    时间: 2018-8-14 11:20
正常叠一块会报C-C错误，楼主的没报，要么规则设置有问题，要么package做的有问题
作者: amaryllis    时间: 2018-8-14 11:25
另外pad pad connect下面有好几个选项的，直接not allowed，后期via打焊盘上应该又要报错了。: E9 K) l5 P" J% q* {
作者: a2251247    时间: 2018-8-14 13:40
16楼对的，这种错误通常是用pakege to pakege错误来检测，因为兼容设计就是这样叠焊盘
作者: 丁少_bmPRb    时间: 2018-8-14 18:25
约束规测里面设置了
作者: 挑战极限    时间: 2018-8-14 18:36
amaryllis 发表于 2018-8-14 11:25
' Q0 y* S, u* {# ~' ]' f另外pad pad connect下面有好几个选项的，直接not allowed，后期via打焊盘上应该又要报错了。
, t" r7 {, E. X" d
多谢指教哎,我太菜了...
8 ^6 V0 K& R9 R: }: q5 a9 s7 G2 i: g
作者: 没有明天的日子    时间: 2018-8-16 17:30
学习了



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2