Anne@1985 发表于 2018-8-9 15:08
allegro不识别相同的gnd,你那里面多了gnd pin应该把gnd分开来如6 gnd1 7gnd2 8gnd3,以此类推,不能有重复的 ...
shymengcn 发表于 2018-8-9 15:19. _% j2 t% g( \, f0 T7 ^
感谢Anne 的回复,在PADS 里面这样是合法的,在Cadence里面改成这样,好像很难看的样子
Anne@1985 发表于 2018-8-9 15:08; T, j. @9 R' _% u" _/ U
allegro不识别相同的gnd,你那里面多了gnd pin应该把gnd分开来如6 gnd1 7gnd2 8gnd3,以此类推,不能有重复的 ...
這侽孓譙悴丶 发表于 2018-8-9 16:11
如果是Power Logic画好了的原理图,建议你直接将Power Logic的网表转成allegro第三方网表直接调入allegro设 ...
46.23 KB, 下载次数: 0, 下载积分: 威望 -5
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) | Powered by Discuz! X3.2 |