EDA365电子论坛网

标题: 请问有关DDR的各个线长的确定 [打印本页]
作者: hallen_jumper    时间: 2009-2-19 16:36
标题: 请问有关DDR的各个线长的确定
DDR中所有的线可分为power,data,address/command,control,clock,feedback这几种,请问
/ g- ~8 A! e4 t1 G  @1.这些线应该怎样按先后次序确定其长度,怎样计算其长度?
1 X, r8 K* n( k) A$ V! C/ D( E% v2.看到很多资料上说DQS与CLK要满足75%-125%write data vindow,这个应该怎样理解,对于实际的DQS线长度的确定,尤其是flight time,应该怎样来考虑,需要同时考虑DQS的set up time和hold time么?
) M% j: b5 }: N2 G3.data线与DQS线长度基准是+-25mil,这个又是怎样来的,不要考虑读与写的基准偏差么?
/ a' G% [) {, Q/ J4.address线又是怎样来定义?# }9 W# }; H8 m8 w9 i8 g2 R' f
感觉思绪很乱,请各位大侠帮我解惑下,谢谢,如果能附图,将不胜感激
作者: hallen_jumper    时间: 2009-2-20 11:12
怎么没人回答
作者: liqiangln    时间: 2009-2-20 12:24
1.这些线应该怎样按先后次序确定其长度,怎样计算其长度?EDA365论坛7 R1
2 k( v# L; p- nLi ：时钟和QDS是比较关键的线，先确定他们。最好是等长在100mil或者设计经验高，可以考虑多考虑一些,为什么，去看芯片手册。2 A5 N% K( e" R, H9 e
2.看到很多资料上说DQS与CLK要满足75%-125%write data vindow,这个应该怎样理解,对于实际的DQS线长度的确定,尤其是flight time,应该怎样来考虑,需要同时考虑DQS的set up time和hold time么?EDA365论坛+ 5 A; }. T, B4 w7 `' _: R: r
Li：就是在时序上，CK和DQS有一定的约束，以前不经常提，是因为频率比较低，如果现在上400M的话，还是要考虑一些的。" {4 r% S- \* B/ d+ Q- b  ?" U
3.data线与DQS线长度基准是+-25mil,这个又是怎样来的,不要考虑读与写的基准偏差么?) o( z: R- n) R5 K/ I6 @
Li： 如果你知道data线是如何采样的，你就知道为什么要这么严格要求这个参数的。
. {. c% c+ E$ C0 M4.address线又是怎样来定义?' t6 [0 o  N9 [7 S2 {* L  a
Li：如果你知道 address线是如何采样的，你就知道该怎么定义这个长度了。
作者: hallen_jumper    时间: 2009-2-20 13:44
本帖最后由 hallen_jumper 于 2009-2-20 17:10 编辑
, I" }# v5 ~7 p. J6 I6 ~$ q+ W8 @* |# i5 A9 X
谢谢你的解答,如果先定clk,具体要怎么定
作者: forevercgh    时间: 2009-2-23 18:33
DQS是事实上的DQ参考CLK。
作者: hallen_jumper    时间: 2009-2-24 11:35
如图,可不可以这样理解,无论读写状态,DQ只相对与DQS上下升沿采样,在读取时，DQS 与数据信号同时生成;在写入时,在DQ 的中部选取.因为读取时,至少要保证在DQ的上升沿选取,而写时,不超过DQ的setup time,因而,需保证DQS与DQ的严格等长.$ }2 y6 n: [3 J% {) ~+ e  }( V3 T
对于DQS与CLK,在写的时候,由于driver的不同,要满足一个写窗口,那tAC的规定除了芯片所固定的值,对于DQS有没有一个飞行时间的限定,如果如楼上所说,满足CLK长于DQS100mil,那是怎样的考虑7 t# S# H+ K1 y
由上可看,clk是所有信号的一个基准,怎样的长度保证飞行有效,难道仅仅是所有线尽量等长,而不理睬其长度的多少

1.JPG (48.05 KB, 下载次数: 4)

1.JPG
作者: forevercgh    时间: 2009-2-24 22:38
本帖最后由 forevercgh 于 2009-2-24 22:49 编辑
8 W4 y+ {- ~& N0 \5 a% {/ E; z0 S6 B1 ?0 `" Z" b
坐等 liqiangln 版主释疑
作者: mxic    时间: 2009-2-25 11:33
虚心学习
作者: jang2lin    时间: 2011-8-29 15:15
求解释
作者: liqianzan    时间: 2011-9-1 18:13
读写时序不一样，但数据都是由DQS来触发，地址线与时钟是同向的读的时候也是驱动发地址，指令不一样，读的时候DQ，DQS与时钟都是同步的，因为数据已经是在内存里面的，读的时候就是一起送出；写的时候是数据不在内存里面所以是用边沿触发。DQS是参考CLK，所以只有起始点不一样，如果CLK与DQS差太远的话这个起始距离就会变长，那么这段时间就不能传其他数据整个时间轴空闲，而地址和指令一直在发的话就会引起误操作。
作者: jang2lin    时间: 2011-9-6 10:44
寻求大家解释：DATA,Address,CLK这几个的线长关系是怎么样的呢？有的说data<CLK<Address,有的又说DATA&Address<CLK,
作者: jang2lin    时间: 2011-9-6 11:08
Intel的要求很宽，都宽到cm级的了。 新手，请各位指导，谢谢！！！！！！



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2