EDA365电子论坛网

标题: 求助，PCIe链路必须Retrain才能跑到Gen3 [打印本页]
作者: gavinhuang    时间: 2018-7-13 16:15
标题: 求助，PCIe链路必须Retrain才能跑到Gen3
我们系统的PCIe链路示意图如下图所示；
0 m- u4 P2 ~* W, s" |" v# u问题：每次开机或者重启后，通过工具可以看到CPU和PEX8724之间的PCIe链路是工作在Gen3的状态，但是PEX8724与下游的PCIe设备之间是工作在Gen1的，通过工具强制让PCIe链路重新训练（retrain）之后，PEX8724与下游的设备之间的链路才能工作在Gen3。+ `3 q/ \7 X; R) ]5 Y% F

9 w8 r- ?" n9 L# _# ?9 u- l% p) K8 Y1 i" n: ?

) r, y" @: t$ A有没有大神可以指导一二，非常感谢！
) n) z5 |; x3 w' Z0 o  p7 F2 M9 C8 p' n9 p( D: P$ W" c0 I

. _+ F" ^, O# q2 ?! Z
作者: Jujianjun    时间: 2018-7-16 12:56
PCIE的启动顺序是这样的：
% v+ K! O' f. a1 C& M" Y' b) l+ R1. PCIE 的root complex上电后，会先由LTSSM状态机开始检测
- ~6 Q+ h6 P+ E2 G2. 分别detect -> polling -> Config -> L0,这时候都是工作在2.5G2 R4 g7 K( f( s4 Z1 h% O
3. 进入L0后， 会进入recovery状态， 协商进入GEN2或者GEN31 B! P2 [# Y8 P3 I
4. 具体的状态图附图所示， 这部分比较抽象， 如有不明白的可以call我电话186218735722 W- @3 j. p) g& _7 a

1.jpg (64.84 KB, 下载次数: 18)

1.jpg

2.jpg (49.91 KB, 下载次数: 13)

2.jpg
作者: Jujianjun    时间: 2018-7-18 13:43
是不是有什么寄存器或者芯片的strap pin，在上电时把端口强制为Gen1 ?
作者: Nick.song    时间: 2018-7-19 10:47
請問"通过工具强制让PCIe链路重新训练（retrain）"這段敘述是透過什麼工具?7 k2 O/ B( F% g; x6 t
以及Downstream的Device是什麼裝置? 9 V* P5 G, h9 l8 |
Reset給PEX8724與PCIe device 是同一個source嗎?* s4 ^9 G* u$ s
Clock給PEX8724與PCIe device 是同一個source嗎?; l6 L* a3 x8 p2 c
可以再補充些資訊嗎?
作者: gavinhuang    时间: 2018-7-19 18:13
Jujianjun 发表于 2018-7-18 13:43
! o8 q% j9 B: N3 a0 X" X$ ^! G是不是有什么寄存器或者芯片的strap pin，在上电时把端口强制为Gen1 ?

' Z3 {3 V+ U* S) |  X  l4 Z谢谢你的回答。( m, b0 X# G# F( z5 _
7 Y6 L% E$ c9 Y2 [" X; @5 }
PCIe switch的strap pin我确认过了，是强制为Gen3的，根据DATASHEET，直连到1.8V。) X1 ?# J3 A& h% w5 }

) E$ }, h5 z( z2 @4 | + R- x+ |" w/ o1 Z' y" M% B( v
' Z' x, h& P1 ]' I
请问一下，有没有什么类似于日志文件的，能记录PCIe链路training的过程、结果？; A4 \% f9 q* I9 I
作者: gavinhuang    时间: 2018-7-19 19:16
Nick.song 发表于 2018-7-19 10:47  q1 H0 N" c& G! [4 R  m
請問"通过工具强制让PCIe链路重新训练（retrain）"這段敘述是透過什麼工具?% t* W. a  V! u3 ^2 e
以及Downstream的Device是什麼 ...
/ Q& J+ q" \' f: O" m$ l6 S! D
谢谢你的回答，以下是你提到的补充信息：- i! }! Q2 I, d0 j8 ^( i2 k
5 V0 ~: S5 p$ Q' ]
1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Link”的寄存器位，这个位默认是0，强制改成1让链路重新训练；
) g: C* R$ @& T! I2、Downstream的PCIe device，是M.2接口的SSD，PCIe带宽是x4的；! W5 |5 R/ l* A4 W$ X9 q6 q
3、给到PEX8724和4个PCIe device插槽的是同一个source，都是从同一个Clock buffer出来的；
" R. K7 A9 k3 G+ h4、Reset信号不是同一个source，以下是Reset信号以及PCIe信号的连接示意，Reset信号算是同源吧，因为FPGA接收到Reset信号后会立刻给PEX8724以及4个Device信号输出reset；8 H) Y0 v" H" S: |

" }3 t) Y5 H) I, l$ o4 N如果怀疑reset信号的话，有2点说不通吧：
% B) Z. F- S9 C5 J3 E( B! d0 M! k4.1、CPU和PEX8724之间每次都能正常工作到Gen3的，无论是开机还是重启，无需retrain，为何PEX8724和down device之间都需要retrain呢？# _7 o! E+ Y  |% N* A
4.2、把强制retrain的操作通过driver（驱动）装到系统上，开机之后强制retrain，都能工作到Gen3，但是如果此时将系统重启（重启时系统不会掉电，包括FPGA，此时FPGA将reset in直连到out、o1、o2、o3、o4管脚的），重启之后，PEX8724与down device之间又掉到Gen1了，为什么呢？% `7 T: a- z4 F, p" b
3 S& H, k& p. M9 r

5 ^* {0 V) L' e; g/ t) g4 k  k  i5 g) X6 ~% G2 l# g
作者: Nick.song    时间: 2018-7-20 10:10
初期我應該會做幾件事情.
0 {7 H8 Y+ h6 r1.更換其他Device確認不是單一Device造成.
' }4 ~( n; f; \+ y2 t1 ]' Q2.量測Downstream PCIe 訊號.
7 U" L4 n* m1 j- o6 x) J9 w3.透過PLX SDK確認register是否有error訊息.7 t, ?. m" L4 f3 I& u3 M3 k- I

7 z+ Z; Y6 ]- j3 U/ P, u% }給你參考.
作者: Nick.song    时间: 2018-7-20 10:14
再補充一個,
+ c! K% _* ~6 |  l7 W可以關掉ASPM試看看.
作者: gavinhuang    时间: 2018-7-20 11:18
本帖最后由 gavinhuang 于 2018-7-20 11:28 编辑
2 j: z: {9 S" j, C* M
Nick.song 发表于 2018-7-20 10:10
- b) t* g8 J: ~& t7 S) h5 H初期我應該會做幾件事情.
* s9 E7 z8 b' c/ c0 \1.更換其他Device確認不是單一Device造成.7 s( B! h8 k# _8 G3 x" E3 e/ ?( R
2.量測Downstream PCIe 訊號.
! P: U% P2 J& o& T1 ?
谢谢你的建议
+ J3 r& q- A# A1、更换过其它Device，至少两块不同的M.2 接口的SSD，还更换过我们自己做的板卡，PCIe信号连到板卡上的FPGA，FPGA是支持PCIe 3.0的，这应该也算是了吧；
8 V) y+ V& _3 F1 j2、你说的量测Downstream PCIe信号是什么意思？通过设备直接量测接收端的PCIe信号吗？你是怀疑PCIe信号loss太大或者是信号质量不好吗？不过我们也没有设备可量测PCIe信号，小公司·······8 i9 d: R  ~( P8 F0 I- {% C  V
3、我刚查了你说的PLX SDK，我第一次听说，是一个PLX官方的纯粹的软件吗？需要购买吗？需要搭配什么硬件才能用吗？能不能麻烦再稍微介绍一下你说的这个办法呢？4、刚刚试了，关掉ASPM没有用；+ G/ ^9 W/ N" ]+ V( v" |

2 |0 y' J( w3 t% I- D2 S
9 \3 t* q: N! v+ P【更正】昨天我说的有一个现象说错了，现在更正一下，我们将强行改寄存器retrain的办法，通过driver装到系统上，开机后能正常工作到Gen3，重启后也没问题，但是如果系统进入睡眠状态，再重新唤醒的话会掉到Gen1。2 j3 o* Y* Q) G9 a8 f3 w  s: R5 z
7 |3 x1 H6 H5 I5 X
作者: Nick.song    时间: 2018-7-20 14:52
本帖最后由 Nick.song 于 2018-7-20 15:01 编辑
: K- m5 {, A2 s7 ]7 s) |# z$ g
: ?: X' U% u% t  {; D8 Y% O# Z2. Yes,確認是不是訊號品質太Margin導致降速,排除訊號品質的問題.如果沒有儀器只能先計算一下Total Channel loss看一下是多少dB.
6 O: b& _8 R$ C! C6 P5 S3. 請參考 https://www.broadcom.com/products/pcie-switches-bridges/software-dev-kit
( M- z+ {" ^$ ^# S  R3 rSDK可以在系統端直接透過in-band去access PLX chipset,但這需要license,請與FAE洽詢.0 o! T7 o' ?# A' T1 i

5 d2 L- n- f# W更正這一個敘述,( M; ~6 O4 F9 E2 f; V, R# W& O
是不是進入睡眠後你們的driver沒有再去修改Regiset,9 a6 k: u; ~$ y; e5 i( u! S
只有開機時才有去修改.; F8 T- Z( p0 {- q$ B- q: e2 u' j2 u
作者: ykwym    时间: 2018-7-20 17:05
本帖最后由 ykwym 于 2018-7-20 17:08 编辑 0 f$ z; o) P, f! L& p3 p
  u+ f  ], Q9 B6 u6 m
去改serdes的参数吧，PLX的serdes并没有那么的好。PLX有个文档讲怎么调serdes的，不过那文档不是人看的。。。。/ F1 c. Y/ U7 I' u& I/ T
作者: zymelo    时间: 2018-7-23 17:47
谢谢无私分享
作者: Jujianjun    时间: 2018-7-28 16:14
gavinhuang 发表于 2018-7-20 11:18' O0 z- X0 q1 t' E0 _# J: N
谢谢你的建议
2 Y( b1 Q' f( g% m( k  {# }$ T+ f# o1、更换过其它Device，至少两块不同的M.2 接口的SSD，还更换过我们自己做的板卡，PCIe信号 ...
( d% U8 O9 g3 S! U1 T( d
【更正】昨天我说的有一个现象说错了，现在更正一下，我们将强行改寄存器retrain的办法，通过driver装到系统上，开机后能正常工作到Gen3，
重启后也没问题
，但是如果系统进入睡眠状态，再重新唤醒的话会掉到Gen1。
: R- z" P8 N: g7 M
' y" `( J  d7 V) {9 ]8 r) M: ]% B
( w! U! q9 k9 m: S" K  O6 V' ^( ?' G根据上面这段描述， 很大的可能还是因为上电时，switch工作在了gen1， 因为进入睡眠状态后，是不是在eletrical idle的情况下， switch又回到了上电时的状态 ？
# ]( N, C6 G7 n: Q6 \( l
4 x2 v- x. |2 b- e. h; @( r7 H0 t
0 ?0 H2 n7 C# ]: T' [* l8 _另外LTSSM链路训练时，是没有日志文件的，除非用PCIE 协议分析仪， 来监控分析整个训练的过程( N( U* p5 x7 a- o! O( X4 R
作者: gavinhuang    时间: 2018-7-30 10:16
Jujianjun 发表于 2018-7-28 16:141 l8 I/ x0 l6 b2 O
【更正】昨天我说的有一个现象说错了，现在更正一下，我们将强行改寄存器retrain的办法，通过driver装到 ...
! L: r4 F# _+ f9 N7 W9 b; m: R
谢谢你的回答。" q- m0 l, G1 {: c( D
现在就是不知道为什么上电的时候会工作在Gen1，我们没有协议分析仪，无法监控分析整个训练过程；& d& [- \  Y) W  f& ~' f
1、电源的时序测量过了，CPU发出reset信号之前，PCIe switch的几路电源早早就准备好了1 o$ r3 |$ p2 X8 z5 S
2、更不可能是链路通道的信号质量问题，如果说是链路的Loss太大，为什么让链路重新训练（retrain）之后却又正常了呢？而且，训练时，因为链路loss降低速率应该是降到Gen2，能够降到Gen1，链路要差到什么程度了。
/ y; O& C  J1 X! ?. i
作者: Jujianjun    时间: 2018-8-1 07:45
gavinhuang 发表于 2018-7-30 10:168 K! H$ c8 ]2 A  T1 c/ f5 Y
谢谢你的回答。
! b1 _% q4 K& l5 \! \% c8 `现在就是不知道为什么上电的时候会工作在Gen1，我们没有协议分析仪，无法监控分析整个训 ...
- L! Q' p! t# P( {' p: H' O
同意，根据现象看，应该不像是channel信号质量的问题：
9 V: F; [* w* f
- b' r9 m: T* V% a1 a3 S' k& O提个建议：通过软件能把LTSSM开始训练的时间往后Delay一下吗？ 我不是很肯定训练状态机是否可以manual control，会不会时钟锁定有关联？ ^_^， 我瞎猜的。
: |) j( s8 o4 u' G4 p5 w; l( w( U0 Q  R* d
谢谢
: N& j# U) W$ U8 u6 b
作者: gavinhuang    时间: 2018-8-1 13:45
Jujianjun 发表于 2018-8-1 07:45
; K) Y+ W; X5 V8 m& d+ q同意，根据现象看，应该不像是channel信号质量的问题：& g* [# j0 J  e& v- Z0 w& O

+ d3 Z4 U1 S! Z- O9 v% }7 Q* ]" M. b提个建议：通过软件能把LTSSM开始训练的时间往 ...
; S" P2 k- [! C/ C
你是担心Clock给的太晚了吗，应该不会吧。5 K! W* r; U# \4 Q) ?2 v
我确实没量过Clock和reset之间的时序，应该没有问题，如果训练的时候没有时钟，应该连Gen1都不能工作，不过以后可以量一下，现在这个问题暂时搁置了，等以后解决了再更新答案吧。, j6 A* B0 W0 `8 w4 _, h7 K

- t& G2 T3 }# `5 T) W9 g$ B9 Z谢谢版主一直在关心这个问题，非常感谢！
5 Y& v. t6 u* j1 S3 r! d1 o
作者: ykwym    时间: 2018-8-3 17:07
gavinhuang 发表于 2018-7-30 10:16( b5 h. ]: U( @; L
谢谢你的回答。; }4 f; j) G9 T' f; `0 [: R- [
现在就是不知道为什么上电的时候会工作在Gen1，我们没有协议分析仪，无法监控分析整个训 ...

9 u; w8 D+ P# z链路训练最开始是工作在GEN1的，尝试去变到GEN3，有时候并不能到GEN2的，各种设备的兼容性问题。。。4 j% ]0 Q9 k' A/ ^
其实你需要修改的是serdes参数的某个初始值，至于怎么修改，可以找BCM的FAE，不过估计也没人理你。。。
4 C% Q% v) x9 S& Q' e* \
作者: wanily    时间: 2018-9-10 23:47
兄弟搞定没有
作者: gavinhuang    时间: 2018-9-11 09:03
wanily 发表于 2018-9-10 23:47
& z! O* @' K1 K% z3 V0 z兄弟搞定没有

( q$ I/ _0 H9 L9 u. ]8 r) E一直没搞定，大神有何高见？
9 b+ N/ s/ S6 ^6 D
作者: caiyiquan    时间: 2018-10-23 19:47
87XX需要Retrain才能跑GEN3是正常的，PLX专门出了一份Errate，需要Retrain两次，如果需要这份文档可以发你。电话18025395155。我们也用PLX8724上行X8转2个下行的X8（接GEN3的万兆INTEL网卡XL710）也是识别不到GEN3，Retrain后勉强可以到GEN3，但78h的bit5是Retrain link，一直在0和1之间变动，稳不下来。而其他GEN3的显卡、raid卡、网卡都可以识别。另CLK比RESET要早，这个我用示波器测过。
) b3 x& Z/ e. H. w& r) b
作者: caiyiquan    时间: 2018-10-23 20:22
我们用PLX8724上行X8转2个下行的X8（接GEN3的万兆INTEL网卡XL710）也是识别不到GEN3，3 B9 }# k2 Y* e
1）多次Retrain后勉强可以到GEN3，但78h的bit5是Retrain link，一直在0和1之间变动，稳不下来；
8 A6 n6 a+ E& n0 A+ j5 Q& @2 W2）此时可能还会跳回到GEN2，78h的bit5---Retrain link也会稳定下来；4 r* h+ i7 y5 R( \
3）其他功能GEN3的显卡、raid卡、网卡都可以识别为GEN3，目前唯独INTEL XL710识别不了GEN3（包括市面上买的商用X710网卡）？注：试过关ASPM无效，! M9 `0 I+ S6 o
求大神指点一二，万分感谢！
$ m9 G; E- f2 b9 D2 w2 w1 C
作者: caiyiquan    时间: 2018-10-24 12:15
gavinhuang 发表于 2018-9-11 09:039 z; b& {( |* P& A  J* h
一直没搞定，大神有何高见？
1 c" G. \5 c4 {+ I. s
87XX需要Retrain才能跑GEN3是正常的，PLX专门出了一份Errate，需要Retrain两次，照PLX说法，这是正常的，如果Retrain能链接到GEN3，请BIOS工程师增加指令，修改寄存器（开机后做Retrain动作）。
/ J. C0 `7 o& a
作者: gavinhuang    时间: 2018-10-24 16:07
caiyiquan 发表于 2018-10-24 12:15' l% C+ e+ L' k' n& J2 B) J
87XX需要Retrain才能跑GEN3是正常的，PLX专门出了一份Errate，需要Retrain两次，照PLX说法，这是正常的， ...
8 l5 [0 O& Z8 n& T! C
刚看到你的回复，非常感谢！
" T, O3 P+ x5 @/ u( h3 I/ c6 E$ U! W- k4 M8 v
我们现在也一直没解决这个问题，现行的解决办法依然是通过软件驱动，让系统开机时retrain。你说的87XX需要retrain才能跑GEN3是PLX官方的说法吗？能否把那份Errate发给我一下？链接也行，谢谢了！
) ?! D% }4 q/ a& E3 y
作者: gavinhuang    时间: 2018-10-24 16:30
caiyiquan 发表于 2018-10-24 12:15( F- p7 V& x- p" C( d
87XX需要Retrain才能跑GEN3是正常的，PLX专门出了一份Errate，需要Retrain两次，照PLX说法，这是正常的， ...

  F: ?$ q* g0 P' R6 t! V找到你说的那份Errata了，谢谢。
8 `$ k$ x( a$ @+ _4 i1 W
# u9 D  p* ~+ ~0 d! k' l* r把这份Errata传上来，其他人有兴趣可以看一下。: @9 }) `  }& n/ x( s, Y' y
5 M! p# s3 N1 ^+ a5 h5 X
7 g$ S+ C: k: Y+ ?

pub-005018_DB05-000346-03_2017-05-11_PEX-87xx.pdf

273.22 KB, 下载次数: 28, 下载积分: 威望 -5

作者: caiyiquan    时间: 2018-10-24 16:33
gavinhuang 发表于 2018-10-24 16:07
% A! d( N& v/ S+ U$ ]  m刚看到你的回复，非常感谢！
0 `/ z) q: f1 r3 ]) O) @) d; b3 d; I* g: x
我们现在也一直没解决这个问题，现行的解决办法依然是通过软件驱动，让系 ...

' r# C  i6 {, _+ J& K* }不知道怎么发你？我邮箱sz.yqcai@evoc.cn.另你休眠后再唤醒，PCIE也会进入休眠，系统下电源会进入省电模式，跑GEN1肯定和电源进省电模式有关。
* T4 ?& g7 m: t1 t5 g
作者: caiyiquan    时间: 2018-10-24 16:41
gavinhuang 发表于 2018-10-24 16:30' u  A$ Z  N* {$ a
找到你说的那份Errata了，谢谢。+ ?% F/ ^* G/ j3 y- }" E

! ~* B$ @8 r+ R( v把这份Errata传上来，其他人有兴趣可以看一下。
5 e5 U- g6 E1 ^/ Q
兼容性问题重点看1.38，但我们请PLX改后还是无效。
1.21 是说GEN3时有LCRC错误，不会引起连接不到GEN3

/ l# b0 J; t3 X% D( l
1.23是说异步时钟时，GEN3会有CRC错误计数，一般都是同步时钟
- \, [5 `- B3 H1 d" c
1.25是说进入compliance mode次数超3次link就根本链接不来了，与链接到GEN2也无关
& ~  C% p& J8 N" {: c8 k" F2 f
1.35 是说你手动共控制GEN2升GEN3速率时写一次retrain不行，要写两次，与自动链接不到GEN3无关。
: |; H9 y) F5 M1 v) w- X
2.9是说GEN3速度时推出ASPM打开时， 自动退出L1状态时有错误计数
) p* q7 I# s: r% k# Q7 o3 u  O- I
2.10是说手动想GEN2 升GEN3时们要写两次retrain
0 X0 @6 s. r" Q* m' P4 `+ n2 D. _

" @8 P$ A! {* ~! {
作者: zcIvean    时间: 2019-1-16 23:26
大神、请教一下、我使用pex8624工作在nt 模式、会存在概率性link不上的问题、请问一下如何使nt port retrain
作者: zcIvean    时间: 2019-1-16 23:37
gavinhuang 发表于 2018-10-24 16:07
% D" p/ A9 d; b. T  |. f刚看到你的回复，非常感谢！
. |# R% _+ P, w- \7 ?* v  C9 M/ n% `: b" Q% ^- p
我们现在也一直没解决这个问题，现行的解决办法依然是通过软件驱动，让系 ...
3 [1 W  W5 ~- z0 ~% t) f! q, m
请问一下大神用到过nt mode吗？想请教下nt port 如何retrain？
作者: gavinhuang    时间: 2019-1-18 19:33
zcIvean 发表于 2019-1-16 23:37; A6 ~( p- V0 |+ c
请问一下大神用到过nt mode吗？想请教下nt port 如何retrain？

6 H$ Y0 W' E9 |0 m6 V+ e没用过NT Mode
6 T  D. K  }1 _0 o6 F4 L
作者: scsi    时间: 2019-2-18 17:44
我的8796   扩展了 8个PCIE 槽，  插上视频 解码板或FPGA 板都可以稳定工作在PCIE3.0  ，  但插GPU 或显卡时，  有时是GEn3 有时是GEN1
作者: yixuan898    时间: 2019-5-2 11:31
问题解决了吗？
作者: yixuan898    时间: 2019-5-2 12:10
gavinhuang 发表于 2018-7-19 19:16
1 f4 \6 f" |, m7 K# w8 t- w谢谢你的回答，以下是你提到的补充信息：+ a' R0 c7 U; @, W1 Z

0 W0 H3 V/ G) c4 z8 p1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...
1 i( u  X; _: C
你的上行端口是port几
1 S) L. l0 F# c# A! N
作者: gavinhuang    时间: 2019-5-4 10:36
yixuan898 发表于 2019-5-2 12:10
( G) i* T9 S, r# Z% A+ s你的上行端口是port几
6 M) G- N2 `. l3 b; L/ m
没解决，一直用软件retrain的办法，将就用着。
( f) L. G8 O: ?% p( c: x5 E" q  l/ s: E4 H+ ~0 Y6 f* T, F
我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。. N- x" a) a$ J' J2 r4 \

0 c$ j! X1 a* @4 \9 V0 m; N" g: z这样接有什么问题吗？
( Y7 q" d) f# A2 F5 l# c; j
作者: yixuan898    时间: 2019-5-5 13:04
gavinhuang 发表于 2019-5-4 10:36
( X, v% B* L* l9 t/ }& }4 y4 H没解决，一直用软件retrain的办法，将就用着。
# U/ e9 G* Y8 X% \9 r. v! k  I
* D' |/ w5 }3 g我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...
# F, P: A( \! W/ V
你 加我的qq：1098549099 以前我也遇到过, s+ F/ }& j) m) e: v
作者: yixuan898    时间: 2019-5-5 14:59
gavinhuang 发表于 2019-5-4 10:36  j; R4 E; L/ u$ Q  a4 m- Q  j
没解决，一直用软件retrain的办法，将就用着。
( K2 V0 D( y  G& I6 F' ?% s0 h% a! j
" E! d- S& a: z# @& k+ c我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

4 `; A( o. _  o& E( a使用的方法一样X8上行，4X4下行8 v. S* O6 P3 Q1 ~; P
作者: gavinhuang    时间: 2019-5-5 16:07
yixuan898 发表于 2019-5-5 13:04# D1 T+ {1 E; h: I; h9 v6 S6 R. B
你 加我的qq：1098549099 以前我也遇到过

9 _% }( H6 y3 X7 B7 B你的QQ加不上啊，能不能加我：318682564，谢了
) o  T% i9 \# _7 L* I( p2 q
作者: xiangyili    时间: 2020-3-20 17:10
请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
+ f8 g) m0 x* {. `0 P2 k& Z4 H) I1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.) n/ ]' k* Y( @( y6 J
2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.6 D# Z* c( P5 D5 c( E( Z
作者: jiangchao3392    时间: 2020-3-21 18:54
学习学习mark
作者: hitechor    时间: 2020-7-18 21:41
PLX没出一个修改这个Bug的芯片么
7 h) T9 Y& x1 }% w( L2 o+ B这样用，太闹心了
( G- z* l0 i" \: O. z1 @3 {& G* T0 C3 t) v. D; j3 V6 ^
87系列的都有这个问题，别的估计也是坑
作者: chinest2010    时间: 2024-7-11 10:35
你好，你们的PEX-8724在画PCB的时候有做pin delay?
作者: 无疑是什么    时间: 2025-5-18 21:31
我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2