EDA365电子论坛网

标题: PCB设计之光学基准点！ [打印本页]
作者: steven    时间: 2007-9-27 10:59
标题: PCB设计之光学基准点！
在有贴片元件的PCB板上，为了对PCB整板进行定位，通常需要在PCB板的四个角放置光学定位点,一般放三个即可。常见的基准点主要有三种：拼板基准点，单元基准点，局部基准点。
4 t* [- D! {2 w1 M
" R7 i4 r2 U1 V1 m+ C5 H : v' Z3 I1 S3 W, N6 q: Y8 w* [7 x

7 [) x; }) M7 \基准点结构：
$ d8 H$ j' t% x" {) n* o; E（1）拼板基准点和单元基准点
7 S4 p! c2 I) S* a/ s& i& e9 R形状/大小： 直径为40mil 的实心圆。 * I1 H  {5 G5 C* o0 c/ N
阻焊开窗： 和基准点同心的圆形，大小为基准点直径的两倍。在 2mm直径的边缘处要求有一圆形或八边形的铜线作保护圈用。同一板上的光学定位基准符号其内层背景要相同，即三个基准符号下有无铜箔应一致。
! q: {8 A) y; b0 Q3 b; s  r$ J$ a1 Z/ Y# u0 z% c

: F( `5 }0 V, ?6 `0 |- {5 t, ^; R$ B, S7 i
（2）局部基准点( c; |0 B; H6 K- S% j3 y4 b
间距≤0.4mm的QFP和间距≤0.8mm BGA、CSP、FC等器件需要放置局部基准点。( b! H1 x& m& @. @' \' r- g4 E
大小/形状：直径为40mil 的实心圆。
  F/ h) ?; b0 `+ x阻焊开窗：大小按普通焊盘处理，外圈铜环可不要。- J  E. {! B) |; I: l: ]6 _: g
5 \5 F$ \5 ]% b- X

; R# O' x: Z+ }4 x6 t6 e  D8 N
6 l" p" f3 K- N8 ]0 Q7 w' w基准点放置：; D0 k3 s3 |% H) r1 S. E" x
一般原则 ：
8 m0 f' L) s( x' B0 g, u! ?+ `过SMT设备加工的单板必须放置基准点。
0 H% L9 ^7 u/ t单面基准点数量≥3。) n! R. C$ @/ }2 H
单面布局时，只需元件面放置基准点。
2 J0 a7 O6 @* E: J: A4 D8 DPCB双面布局时，基准点双面放置。
2 v6 |9 Y3 @( ~  `双面放置的基准点，除镜像拼板外，正反两面的基准点位置要求基本一致（见下图）。5 A+ c$ q+ K8 m5 J3 W* L( W

+ |6 Y' [; H: L: z# u* g
$ a& u$ D7 |' q% W8 {8 _* G- x. Y, w% L5 v% }& |+ F
（1） 拼板的基准点放置% P) b9 ~2 I4 w" p# l+ u/ a
拼板需要放置拼板基准点、单元基准点。
! C: j" n$ G! T: x* {拼板基准点和单元基准点数量各为三个。在板边呈“L”形分布，尽量远离。拼板基准点的位置要求见下图A。
# X& {) _+ c. u" c; t) e采用镜相对称拼板时，辅助边上的基准点必须满足翻转后重合的要求，参见下图B。1 V  d' R! j- x: E4 X. ?

3 [2 B" z$ [. P- m. W( }( a' \; e9 I
/ c/ f8 N( k9 C1 H' }0 @2 r5 m: o! p
（2） 单元板的基准点放置
0 H5 x4 P/ y/ n: ^& v* S基准点数量为三个，在板边呈“L”形分布，各基准点之间的距离尽量远。基准点距离板边必须大于5mm，如不能保证四个边都满足，则至少要保证传送边满足要求。
! H+ G8 |. Z$ S4 ]; S' f
3 k" P8 k* I: X9 z$ Q* I* G3 V/ }2 ^! h
$ ?- b* N+ Q3 ]% w6 o; Q

& |; Z/ P4 Y/ C: D6 g( o# A[ 本帖最后由 steven 于 2007-9-27 11:23 编辑 ]
作者: dingtianlidi    时间: 2007-9-27 12:08
学过了！！
9 J: `: G! b& l: Q* ]( F% ^/ n不过我想问一下ＦＣ是什么器件？？？
作者: Allen    时间: 2007-9-27 12:21
原帖由 dingtianlidi 于 2007-9-27 12:08 发表
' l8 t5 U5 f4 U. l8 n1 w0 Z' V学过了！！5 c; h! @. P6 b# J( ], u# A! h3 X
不过我想问一下ＦＣ是什么器件？？？

6 g- J" M$ j& K$ vGoogle上搜到一片文章，参考下吧。4 ]* Y4 P; L3 o( `8 U% U4 K

- f. R. @( N( `5 j倒装芯片封装技术的凸点、压焊及下填充！' b( D: D3 O. d$ M) Y1 }( n1 S
1 引言8 o; L8 R  [/ e2 e
最早的表面安装技术——倒装芯片封装技术（FC）形成于20世纪60年代，同时也是最早的球栅阵列封装技术（BGA）和最早的芯片规模封装技术（CSP）。, C+ d  g; a) E" y
倒装芯片封装技术为1960年IBM公司所开发，为了降低成本，提高速度，提高组件可靠性，FC使用在第1层芯片与载板接合封装，封装方式为芯片正面朝下向基板，无需引线键合，形成最短电路，降低电阻；采用金属球连接，缩小了封装尺寸，改善电性表现，解决了BGA为增加引脚数而需扩大体积的困扰。再者，FC通常应用在时脉较高的CPU或高频RF上，以获得更好的效能，与传统速度较慢的引线键合技术相比，FC更适合应用在高脚数、小型化、多功能、高速度趋势IC的产品中。
6 o. K" v' W: J! Y随着电子封装越来越趋于向更快、更小、更便宜的方向发展，要求缩小尺寸、增加性能的同时，必须降低成本。这使封装业承受巨大的压力，面临的挑战就是传统SMD封装技术具有的优势以致向我们证实一场封装技术的革命。" Z) b' v; ]* a+ Y) }/ _
2 IBM的FC
4 p- n- ^8 x" B" m( E( T: j' }IBM公司首次成功地实施直接芯片粘接技术（DCA），把铜球焊接到IC焊盘上，就像当今的BGA封装结构。图1示出了早期固态芯片倒装片示意图。IBM公司继续采用铜球技术并寻求更高生产率的方法，最终选择的方案为锡-铅焊料的真空淀积。为了形成被回流焊进入球凸点的柱状物，应通过掩模使焊料淀积。由于淀积是在圆片级状况下完成的，因而此过程获得了良好的生产率。这种凸点倒装芯片被称为C4技术（可控塌陷芯片连接）一直在IBM公司和别的生产厂家使用几十年，并保持着高的可靠性记录。
) Y' R+ V7 t# S4 l虽然C4在更快和更小方面显得格外突出，但是呈现出更节省成本方面的不足。与C4相关的两个重要的经济问题是 ：形成凸点的成本和昂贵的陶瓷电路的各项要求。然而，正确的形成凸点技术及连接技术能够提供更进一步探求较低成本的因素。
# J) M, }+ `! x- I3 形成凸点技术
3 L- @6 m3 l% F8 c1 x凸点形成技术分为几个简单的类型，即淀积金属、机械焊接、基于聚合物的胶粘剂以及别的组合物。最初的C4高铅含量焊料凸点，熔点在300℃以上，被低共熔焊料和胶粘剂代替，从而使压焊温度下降到易于有机PCB承受的范围。然而，如果低共熔焊膏作为接合材料使用，那么C4仍可用于FR-4上。
3 n- U& i3 |, C) a0 \6 X( _( U3.1 机械形成凸点技术. ]# T4 I, u3 b" K! y; S3 |( k
十多年前，IBM公司和K&S公司开发了球凸点形成工艺技术，称为柱式凸点形成技术。此工艺过程首先涉及到对铝芯片载体的球压焊技术，接着把焊丝拉到断裂点，最后形成有短尾部的凸点。为了在球附近形成光滑的断裂口，可使用含有1%铂的金丝。焊料和别的金属也是起作用的。很多改变是明显的，包括平面性方面的凸点精压技术和更高、更复杂的金属化的双凸点形成技术。柱式凸点形成技术，长期使用于试制形式。由于通过引线键合机获得了惊人的速度，已移入生产模式。金和金凸点及焊料凸点均被实施。Delco公司和K&S公司联合生产柱式凸点的倒装芯片产品，别的公司在不远的将来预计生产凸点芯片。( Q: C: _, \- f8 i3 Z* X
3.2 金属电镀技术
1 T' Q' V2 g1 `) E3 }* I电镀技术要求首先形成总线接头，选择电镀掩模，并用于TAB的金凸点芯片技术。虽然通过在晶圆片上方汽相淀积金属，在典型状况下形成总线，但是总线必须能被清除。再者，必须提供光成像电镀保护膜，在电镀之前成像并显影。很多步骤和精确的电镀掩模工艺的要求增加了成本和不便因素。/ l9 M; i) m# o! t, [' |; V, L
化学镀是无掩模和无总线的方法，看上去是一种较好的方法。该技术已广泛地应用于印刷电路行业，但是化学形成凸点的技术仅仅是近年来才应用于倒装芯片的。化学镀镍，也许由于其非常精确的化学性质，已呈现为首要的且普遍的化学倒装片凸点技术工艺。如果铝没有直接与镍一起电镀，就可使用中间浸液电镀锌技术。图2示出了最普遍的镍凸点技术顺序。注意到在典型状况下，镍受到薄的、易于产生浸液的金涂层保护。形成的金毛刺适于焊接及胶粘剂压焊。
. y8 u5 U3 f5 g  ~化学镀镍凸点技术工艺简单，成本低，是主要的倒装芯片凸点工艺。可利用很多方法，包括把焊料应用于凸点及液体喷注。对倒装片而言，开发化学焊料电镀技术是可行的。7 T9 I& T8 O7 d" z, ]1 f7 q
3.3 聚合物凸点技术2 ]9 r1 w0 I6 h5 r4 e% V  T
两种各向同性的导电胶粘剂，在所有的轴上导电是均一的。各向异性的（Z轴）胶粘剂，具有间接的导电性，可应用于形成凸点芯片及压焊。因为各种胶粘剂还不能直接用在铝上，所以通常把它们应用于金焊盘。采用聚合物倒装芯片方法，在晶圆片级状况下可把导电胶用模板印刷。
2 ]3 a2 N9 l1 o* l4 测试技术" j- K. G6 h) D2 e- Y: A* N4 G" D
IBM公司通过对测试电路有限区域焊接，测试C4产品，并用机械的方法断开临时接线。虽然由于变形，对共晶焊料凸点芯片测试和老化仍然是个问题。新的接口技术预计允许共晶凸点的测试和老化。
; g! M" N. B9 t3 T; K7 k) p" n5 压焊技术
$ z7 T* w: n( ^' H. W, ]共晶焊料构成的凸点，包含压焊和连接材料。用免清洗焊剂涂覆凸点，并置于板上像普通的SMD元件一样进行焊料回流。几种拾-放机可提供焊剂，使用的是“焊剂熔解轮”。仅对凸点提供焊剂是较难的，特别是当使用下填充物时，此熔解轮将被用来给凸点和导电胶提供焊膏。0 w' A, G$ M1 A3 Y' w3 i
不熔的芯型凸点，诸如镍凸点，要求增加连接材料作为组装工艺过程的一部分。可把焊料进行丝网印刷、模板印刷或针式分配到电路载体上，接着放置芯片并进行焊料回流。把SMD和倒装片一起装配到陶瓷上是可行的，此方法可应用于汽车电子行业。0 j  F: Q3 l4 ~
使用印刷或分配方法可把导电胶提供给电路载体或凸点，一种令人感兴趣的方法，即聚合物浸涂芯片法（PDC）。使用装满粘附膏的“焊剂熔解轮”，在旋转盘或别的储层的外面涂覆胶粘剂，厚度略小于凸点高度。把芯片放入膏中并用粘着凸点的胶粘剂抽出，把倒装芯片置于电路上并进行胶粘剂固化。8 S7 o" U- u2 E3 O: S2 D
6 下填充技术
" w' _. u0 ~' F, P假定描述的低成本凸点形成技术和压焊方法能够获得低成本、小尺寸和高速率，那么可靠性状况怎样呢？硅（<3×10-6/℃）和有机基板（18～50×10-6/℃）之间的热机失配状况如何？此类问题的解决方法是令人高兴的，既简单又节省成本。填入下填充物材料聚合物（如图3），下填充物是简单的被填在PCB和已压焊芯片之间的一种填充的矿物胶粘剂合成物。组装和测试之后，通过毛细作用在芯片间隙之下把液态材料进行塑流。下填充物被分配到芯片的一面或两面，产品能够在几秒钟内在典型的250密耳芯片下塑流。通过在发生初始配料处的芯片的对侧面，提供更多的下填充物，可有选择地形成凸焊缝。接着，把下填充物硬化成为加强验收等级的热循环性能结构。3 Y/ B( t- N/ t: I* {& m
把硅器件直接压焊到有机电路上将产生危险的热机应力和热机疲劳。在每个热循环阶段，PCB将比硅以更高的速率扩展并收缩。当在热循环期间发生变形时，焊接材料诸如倒装片上的焊料凸点将经历加工硬化和加工蜕化过程。通过集中应力，极低的凸点高度（1~4密耳）加重了这一问题。* o0 J* u3 |& j# e3 z; {
在倒装片和PCB之间加入下填充物可靠性提高了一个数量级或更多。最简单的解释为，经过硬化的下填充物把板移动定位在硅芯片的移动上。低膨胀、极高模量无机硅至少在表面上成为限制有机PCB膨胀的约束力。下填充物必须是相对坚硬的、高模量的和能够把硅及PCB固定在一起的材料。下填充物的热膨胀系数应该接近于焊接材料的热膨胀系数，对焊料而言为25×10-6/℃。如果下填充物的热膨胀系数（CTE）太高或太低，都将产生垂直应力，并且焊接将失效。可通过给聚合物系统增加矿物填充剂，调整CTE。  r9 S9 \6 Z! y* }9 I& c
7 结语# l: ^7 ?, G* [$ V1 ?
倒装片如今在各类产品中已开始生产——构建于FR-4及光盘驱动挠曲电路上。全球很多家公司正在研究并开发倒装片技术。半导体制造商正在研究销售凸点芯片，设备制造商保证他们能够应对倒装片技术。虽然倒装片和别的CSPs对PCB行业提出了严格的要求，但是底部结构将很快填补，最后赢得简易化。' r1 n( W, s, b( B; [
倒装片是现在最常见的一种高连接密度芯片尺寸封装CSP。在FC中，芯片倒扣在封装衬底上，互连凸点阵列分布于硅片表面，取代了金属丝压焊连接，属于一种面阵列封装。与常规的引线键合相比，FC最主要的优点为：①拥有最高密度的I/O 数；②由于采用了凸点结构，互连长度大大缩短，互连线电阻、电感更小，封装的电性能得到极大地改善；③芯片中产生的热量可通过焊料凸点直接传输到封装衬底，通常在芯片衬底都装有散热器，故芯片温度会更低。
+ Y0 D4 j2 G: s/ @& H芯片凸点与衬底焊盘的精密对位是FC封装技术的关键技术。FC连接方式主要有：可控塌陷芯片连接（C4）、直接芯片连接（DCA）、倒装片胶连接（FCAA）等。形成的凸点按材料不同可分为焊料球状凸点（SBB）、金凸点（ASB）、聚合物凸点（PB）。其中应用最广泛的是焊料凸点技术。焊料凸点的制造技术有电镀、印刷和金属注射等。
; `0 y  _4 o1 {9 N* p倒装片封装技术广泛地应用于消费类IC中，如MCU、DSP、ASSP和ASIC等。
作者: dingtianlidi    时间: 2007-9-27 14:15
谢谢楼主！！. E; Y5 t/ B6 Y
有了一个基本的概念，但还是有点模糊的感觉．
作者: 58710780    时间: 2007-9-27 14:42
在丝印机刷锡膏和贴片机进行贴片时，首先要找到板边的那个的点（MARK点），再进行工作，MARK点精度要求很高。说的MARK点就是拼板基准点吗????
作者: Allen    时间: 2007-9-27 14:53
是的，MARK点就是基准点，LZ的内容好像是华为的哦。
作者: 58710780    时间: 2007-9-28 08:32
哦，知道了
作者: youyou058    时间: 2008-1-4 17:21
谢谢LZ了，但那个拼板B、T面的基准点还是有点模糊的感觉~
作者: mengzhuhao    时间: 2008-1-6 00:11
基准点是不是大概位置到芯片对角线就ok?不一定觉得的对角线吧?是不是就在沿着对角线方向大概放置了就好了?
/ Y  A8 p3 N( p9 n: K不太了解
2 w( u" R" r' j7 s多指点
作者: butterfl6    时间: 2008-1-7 19:30
长见识了
作者: ghostmlj    时间: 2008-1-31 17:05
还是糊里糊涂
作者: jn01    时间: 2008-2-12 14:03
  谢谢解答
作者: jjphero    时间: 2008-4-8 14:55
阻焊开窗： 和基准点同心的圆形，大小为基准点直径的两倍。在 2mm直径的边缘处要求有一圆形或八边形的铜线作保护圈用。同一板上的光学定位基准符号其内层背景要相同，即三个基准符号下有无铜箔应一致。EDA365

0 Z/ X7 l" _( n) Z1 B0 V  W不太明白什么是阻焊开窗？还有就是能否具体解释一下：三个基准符号下有无铜箔应一致
% n2 P+ C4 g) o  g8 T$ R! m我是否可以在画期间的封装是就把mark加上去呢？我如何在PADS Layout中加入正确的mark呢？
作者: lihuizju    时间: 2008-4-11 18:26
学习
作者: Bery    时间: 2008-6-17 16:51
3 i% Q, f* p+ N& P3 a! |
基准点不是以通孔形式出现的吗？那么这里要说双面放置？如果只是一个点，可以不可以就丝印顶层和丝印底层一个2D属性的圆点呢？这样不占布线空间。拼板一定要放基准点吗？而且一定要放三个？ ' I% s% o. m# n  u) v! w3 @
像这个板，做4拼板，我真没有办法照上面所说来放放置基准点了啊
作者: kljy911    时间: 2008-6-23 17:44
细节决定成败啊
作者: wan    时间: 2008-6-29 13:01
Original posted by Bery at 2008-6-17 16:51 4 L; X% a/ W5 B; m% R
8100$ c0 L( d6 i# \. `/ Z
基准点不是以通孔形式出现的吗？那么这里要说双面放置？如果只是一个点，可以不可以就丝印顶层和丝印底层一个2D属性的圆点呢？这样不占布线空间。拼板一定要放基准点吗？而且一定要放三个？8101
& c. l6 P  f9 E1 D像这个板，做 ...

) D0 z5 f! V/ d0 s5 u4 l7 J8 Z5 h9 Y
板子上可以不加, 在工艺边上加也一样
作者: thidxjtu    时间: 2008-6-29 17:50
如果是真正批量生产的板子，并且要上贴片线的，光学基准点（Mark）点是必不可少的。' ~4 I+ ~% f6 j' ^
具体的MARK点位置各个贴片厂家和专业公司各不相同，最好先咨询一下。不过通常以下几点是共识：
2 L: g$ F/ p- @1 l5 M! @1、整个板子的mark点。
3 s* f4 k9 Q6 C0 \2、大型贴片器件的局部mark点。2 R# P8 g2 w/ c/ `$ T* \
3、工艺边上的MARK点
/ b3 \; g: V8 [+ C3 V+ x: q7 a& A' W4、mark点中心的铜直径不能小于1mm。8 ], z: m- _! L5 P5 J; w: p
5、阻焊开窗直径不能小于3mm。
作者: thidxjtu    时间: 2008-6-29 18:14
为什么不能放置在丝印层而必须在阻焊上开窗呢，这是为了增强MARK点铜点与周围无阻焊时的反射差异。4 G' U5 Q. b# z4 o9 |
因为没有阻焊所以周围直径3mm区域基本无光反射，而铜点的反射比较强，这样光的反射差异比较强。
作者: yun12    时间: 2008-9-24 10:50
有道理
作者: 31330023    时间: 2008-9-26 18:05
标题: a
华为工艺规范上面的,楼主怎么弄出来了?
作者: hysyanlin    时间: 2008-9-27 10:09
学习了！
作者: Engy    时间: 2008-9-27 17:14
俺来看看,哈哈,学学
作者: weirong    时间: 2008-9-27 18:03
我的方法是用焊盘修改的  把顶面或者底面外径40MIL  钻孔改为0,把内层都改为0,不知道对不对啊
作者: lara_bxc    时间: 2008-9-28 11:38
我们只要求在板子的对角处各放一个光学点，两个就够了; Y8 {8 ~7 @' }# j: S' h  c7 p; \$ e
摆放位置一定要涵盖所有的SMD作业元件，光学点中心半径1.5MM内不能有任何感光物
作者: Lind_Chen    时间: 2008-12-2 14:15
标题: 回复 1# 的帖子
图B 中为什么a>5mm, b>c+6mm ?0 V9 t' U0 d) P  l4 I  R
我看到有关资料说工艺边留5--8mm，那怎么能保证a还能大于5mm呢？
( X, }  `7 R+ l% i& m) _' bb不可以等于c吗？
作者: sinsai    时间: 2011-10-19 17:51
这个必须顶！
作者: alienware    时间: 2015-12-20 15:16
没见过SMT生产，板框是摄像头参考点
作者: kkmall    时间: 2015-12-28 13:52
细节决定成败啊
作者: J蓝虹    时间: 2016-1-10 10:40
mengzhuhao 发表于 2008-1-6 00:11
5 s: d4 ]  W8 p* E/ S0 \基准点是不是大概位置到芯片对角线就ok?不一定觉得的对角线吧?是不是就在沿着对角线方向大概放置了就好了?
, H- }& [: ^! J2 G0 S. z1 P4 \ ...
+ h* i6 _$ a4 S2 }7 V6 Y
放两个角上就可以，不用严格对角线放置* N% @5 R9 H' w6 n0 x
作者: bingshuihuo    时间: 2016-1-21 09:25
有了一个基本的概念  谢谢楼主！！
作者: superking18    时间: 2016-3-23 10:53
详解，感谢
作者: haoxia01    时间: 2016-4-5 20:20
学习了
作者: 雷霆之剑    时间: 2016-4-8 09:09
顶顶顶
作者: 歪头歪脑    时间: 2016-4-12 18:09
看看
/ c$ ?8 n; K9 }
作者: 雷霆之剑    时间: 2018-7-12 09:15
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
作者: 青藤门下一走狗    时间: 2024-11-30 14:19
感谢分享
作者: 青藤门下一走狗    时间: 2024-12-4 09:38
感谢分享



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2