PowerTree现在支持直接解析spd设计，基于SPD数据，获取连接的拓扑。此功能已集成到PowerDC和OptimizePI中。工作流程中已新增步骤Extract PowerTree In Design来实现此功能。
3 W3 ^3 m3 {, g; b9 Z
注意：只可从SPD中提取元器件的连接关系，所有属性需要在PowerTree中手动添加
& a+ G9 B7 \+ N5 f, z支持器件级别连通器件和VRM/Sink属性
7 ~- }( R9 Q1 P
在该版本中，可以使用元器件和VRM / Sink属性在器件级别设置模型。
0 A, n3 f% [5 i/ ?! u- W ; O$ v; ^1 }+ j1 s/ T, Y; j
有相同模型的不同器件可能有：
2 ?2 |7 H4 v1 ~& p7 K5 @2 `
不同连通信息
不同属性（如VRM电压、sink电流）
( m( |/ H0 C ^, [- {* f
, G, i' O3 ^ G) ?4 G& z+ Y1 [
PowerTree的导入/导出设置和选项
7 ?8 ~ g+ ^7 f9 q9 w Y3 H" C
该版本中，PowerTree中新增了以下新选项：
8 a B$ q& H/ ?( p
- 起始器件的导入和导出选项（.csv文件）% x3 ]+ t: U4 P( l. h' q1 L
3 ~, A( n. h9 ?7 a3 T: x' ^* ?5 s在PowerTree中运行预布局AC仿真
在该版本中，您可以直接在PowerTree中运行AC仿真。; }! c# u+ b8 R# D1 F1 C
: C! W! E- H. e, _
. J. a. z5 P6 i% ^: Y) ?: _8 E+ E4 E* m' {* Y
注意：运行仿真需要OptimizePI的license。
# s, f7 r4 C0 e) @PowerTree / DEHDL交叉检测支持
从这个版本开始，在PowerTree中选择一个实例会自动高亮并放大显示DEHDL中相应的实例。这个功能在DEHDL中也是一样的。
% ^! j7 _* {, U" c$ X; y
+ o, J' {% O2 C$ c
4 ^0 A" x. M. a5 H PowerTree的TCL支持
: U7 D0 }. q) V
在这个版本中，PowerTree实现了一些新的TCL命令，这些命令有助于自动化以及与其它工具的集成。有关TCL命令的更多信息，请参阅“TCL脚本参考”。$ o. v/ Y4 g) W( S$ {4 {
$ H, k( s6 J9 W/ X: N8 q生成HTML报告6 l6 t1 r Z2 }/ T% o( F
从这个版本开始，仿真之后可以在PowerTree中生成DC和AC的HTML报告。5 T+ J ]& l' ]; f2 K
+ N6 M$ `9 m2 c. X% k$ j
# h0 r2 G$ Y2 x; O1 V2 T
$ P: P, P' U _1 s/ b
4 g( H3 H) `+ B! n& g- d3 A其它的可用性改进. }; S# g' Y; a% D! s; J+ W, T
在该版本中，在PowerTree中添加了以下与可用性有关的改进功能：
# ^- m! k/ z$ U ]8 T& C$ L
折叠分支的符号更大
) G8 K: b0 Q# l0 ~/ h
6 m* B' ~5 `8 m+ _* t- e
, D# ~5 C( D5 s
- J; U$ f7 V* v X, h: P; i
新的缩放区域图标
* G! I4 r% F6 \8 f% t
7 t! O9 j4 L7 ]" l1 q b
" x" m U) r% p; ^6 \4 x" v( ] 对去耦电容块的数据提示改进
9 Z' A8 Q" h: J8 z5 [
& J. Q% q3 @$ R2 ^) l% G2 K- b
: ~. r x4 I( y/ t) R* s4 _
走线检查改进
ERC - Trace Impedance/Coupling/Reference Check workflow可用于SPEED2000™,PowerSI, Allegro Sigrity™ SI, OrCAD Sigrity ERC。
本节介绍以下走线检查改进功能。
, r1 L, m2 \4 u( {
Trace Scaling 支持
Set up ERC Sim Options窗口中添加了Trace Scaling按钮。; v" }7 b$ ]8 U$ e, l6 n
# E) j. X; N Z
对于trace scaling文件的格式，在“导入文件”窗口的Notes部分单击相应的超链接。信息会显示在Trace Scaling Format窗口中。
* [- |6 Z9 W) y* c6 O: L: u
/ e$ R) x& {2 y$ @) X6 N& ] 随着走线宽度的变化，layout中会显示阻抗变化。
( J: h8 W0 O" j% U基于网络的XTalk
现在可以通过在SRC SI Metrics Check中直接调用Level-2仿真来计算和报告基于网络的串扰。; o, `" A2 |/ v t" L& u! b. ^4 h
/ m: E; |0 \3 [0 {. m2 Z, s! i
8 q6 H; D; v7 ]& M4 E
6 i+ m/ ?6 a$ F. |$ R
; ~9 O6 G8 x) ?; H, ~5 @欢迎您的评论！
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
* ?+ g4 y+ [" H
* w4 ?' Y8 \$ \! a- @