EDA365电子论坛网

标题: PADS转过来的ALLEGRO怎么生成位号 [打印本页]
作者: xierjlove77    时间: 2018-3-22 16:28
标题: PADS转过来的ALLEGRO怎么生成位号
本帖最后由 xierjlove77 于 2018-3-22 16:29 编辑 * [. N3 _4 O) v+ ~/ T
, M" w- s, Q* f. J
如题，从PADS转过来的ALLEGRO，只有线路，铜皮等，怎么生成位号呢？有没有什么办法呢？急急
; U- B; |  u( _0 {& Y

APR4@LG4H6186GO4LAWX)G4.png (87.11 KB, 下载次数: 12)

APR4@LG4H6186GO4LAWX)G4.png
作者: yangjinxing521    时间: 2018-3-22 17:15
重导网表。。。。
作者: xierjlove77    时间: 2018-3-22 18:54
yangjinxing521 发表于 2018-3-22 17:15, O7 R' [4 v7 b
重导网表。。。。
8 T! h3 {+ P, F# l/ Q7 M' J* X
重蹈网表，后面的器件要一个一个替换吗？9 R8 J2 t7 q. e4 |$ r
作者: 這侽孓譙悴丶    时间: 2018-3-22 19:56
本帖最后由 這侽孓譙悴丶 于 2018-3-22 20:00 编辑 , t; q* W. e8 i8 O2 K+ O

4 e4 m. M7 @2 b处理下封装：焊盘名称，阻焊和钢网，封装各层refdes文字添加。如果有skill工具就可以批量处理，十几秒就整个库都搞定了，如果没有就得一个一个手动去搞了！封装处理好之后就将库更新到PCB上去就OK了，如果担心转过去的网络掉了或有些器件丢了最好更新下网表，一般如果器件的位号和网络命名中都没有allegro中认为是非法字符的，导过去器件和网络是不会丢失。如果有那就会丢失，比如，有个器件的位号为C*1，其中的*这个字符就是非法字符，那么转过去C*1这个器件连同它pin脚上的网络就会丢失；至于如果是Power Logic的网表可以使用skill转换为allegro第三方网表直接调入allegro里面。
作者: xierjlove77    时间: 2018-3-22 20:13
這侽孓譙悴丶 发表于 2018-3-22 19:56
6 _, y! H) H. k; k+ K处理下封装：焊盘名称，阻焊和钢网，封装各层refdes文字添加。如果有skill工具就可以批量处理，十几秒就整 ...
  O. H0 R9 S* o) q2 `
已经整理好库了，要怎么搞呢？谢谢！
5 _9 Y5 L1 J$ l! B+ V" _4 o" R( v2 w
作者: 這侽孓譙悴丶    时间: 2018-3-22 20:31
xierjlove77 发表于 2018-3-22 20:13) d, D. @6 w8 o$ f$ d8 |2 O2 p
已经整理好库了，要怎么搞呢？谢谢！

8 Q9 l& j# v. M  K不是说的很清楚了么，不懂就加过了！
2 h' N8 n) b4 j$ q/ w) o
作者: alaulong    时间: 2018-3-23 11:14
学习了
作者: s59710210    时间: 2018-3-23 11:14
最好是重新导网表，这样会安全很多
作者: linna84    时间: 2018-3-23 15:13
主要是路径的问题，把所有的东西放在同一个路径下，然后在ALLEGRO里面指向该路径，位号就不会丢失
作者: li262925    时间: 2018-3-29 13:48
作者: hwcqcc    时间: 2018-3-31 14:46
厉害了。学习到了



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2