EDA365电子论坛网

标题: 4片DDR3等长请教 [打印本页]
作者: liuchao6102616    时间: 2018-3-16 11:07
标题: 4片DDR3等长请教
没有做过DDR3的PCB Layout 查了一些资料  请教几个问题：如图  单片分组：数据组1  数据组2   地址命令控制时钟一组  
& l8 h: g1 V! U1 ~/ h5 G问题1： 单片中数据组1和数据组2之间需要误差要控制多少？% a4 `1 x  C$ ~: J+ |
问题2： 地址命令控制时钟组内等长误差控制多少？
9 D+ x4 ]* k' G4 y$ X2 r0 k! d问题3： 地址命令控制时钟组合数据组间等长误差控制多少？7 ?( [1 ]2 C. @6 `1 X; s
问题4： 每片DDR3之间是否有等长要求？) }3 F, P/ C6 _/ y) a2 u; p
望大神们指教  感谢！  
+ L1 y5 ]: u+ F' t/ `1 Q. T
' M5 a" d7 ~0 [. h1 C% @) B' B
/ q' o2 d5 r+ l; k2 N* w1 B
作者: superlish    时间: 2018-3-16 17:37
分组等长即可
作者: baby_snow11    时间: 2018-5-18 22:33
学习了
作者: 2009zhaoqf    时间: 2018-9-4 15:18
提示: 作者被禁止或删除 内容自动屏蔽
作者: louis刘_Nhx08    时间: 2018-9-12 16:27
？？？？？？？？？？？？？？？？？？？？？
作者: weizh168    时间: 2018-9-13 16:24
看看' b5 e# u; p8 _" D3 q8 ?! w/ h
作者: Bill168    时间: 2019-7-4 18:35
作者: Bill168    时间: 2019-7-4 20:13
作者: Bill168    时间: 2019-7-5 08:22
作者: Bill168    时间: 2019-7-6 08:03
作者: Bill168    时间: 2019-7-8 08:08
:)
作者: Ryanapp    时间: 2019-7-9 11:49
看看0 D; e  d/ D' h+ U5 i
作者: Bill168    时间: 2019-7-24 08:53
作者: Bill168    时间: 2019-8-1 08:04
作者: gumeng    时间: 2019-8-1 14:40
分组等长，数据线10mil以内，组间的clk长度最好不要超过500mil。地址线控25mil。
作者: 刘中洋    时间: 2019-8-15 09:36
学习了



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2