EDA365电子论坛网

标题: PCB校验clearence时怎么会有这些错误？ [打印本页]
作者: lofeng    时间: 2009-1-6 16:50
标题: PCB校验clearence时怎么会有这些错误？
本帖最后由 lofeng 于 2009-1-6 18:00 编辑 9 J) u* O  R9 C& E% Z) C9 u% z: e+ O
0 H* m! A+ x; B4 W3 R# q' Q
附上源文件的acs v5.0格式的文件（在两幅图片的后面）1 @! @( ]* h( b9 j" `( W

+ s* Y  Q0 P' {5 C, _% z- X感觉PADS 的校验不是很好，可能是我没有理解他的校验方法吧5 q: H: x2 q1 H, X
在我最近画的一块小板中，检查clearence时，有如下图的错误提示，还是大虾解释一二。
3 X/ L/ q- c( }. J* E' N" \) E
5 O  j- g6 t0 y# u2 K  K8 g9 h& z8 e' y

PL3106E_V11.rar

16.58 KB, 下载次数: 6, 下载积分: 威望 -5

作者: shandianleo    时间: 2009-1-6 17:37
估计是你的IC封装没做好
作者: lofeng    时间: 2009-1-6 17:53
2# yhtonline * x6 X) T& X6 N2 e
我设置的rule如下：
2 l! E+ K/ P# ^+ \. Y全局的rules:
1 u( c# X7 {. Q. I6 ^' X0 j, n6 d& V 1 j! z* v& {% Q: H
" L  y$ v) y; V  l
元件U1的rules:
% I6 K7 T" |0 w% u: L
作者: lofeng    时间: 2009-1-6 17:54
4# shandianleo
6 c9 E7 \# G% B" I' N9 b1 P这个地方也会有问题？还请明示~~
作者: purpleirene    时间: 2009-1-6 20:00
SMD和SMD之间以及SMD和TRANCE之间的间距应设小点哦，我一般设7mil。
作者: lofeng    时间: 2009-1-6 20:52
多谢楼上各位的帮忙~~



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2