EDA365电子论坛网

标题: 动态铜不避让np孔（没有网络属性，不镀铜的孔） [打印本页]
作者: gavinhuang    时间: 2017-9-8 15:22
标题: 动态铜不避让np孔（没有网络属性，不镀铜的孔）

- C+ U, z* W5 h/ j. @# X- z为什么动态铜不避让np孔（没有网络属性，不镀铜的孔）？其它有网络属性的都避让好好的，这是怎么回事？9 R( E2 E% h8 s/ o& A2 d
以前画过类似np孔的，都避让了啊，constraint manager里面的shape to hole 也设置避让了。
+ S( C: c9 ^1 l) s# `9 E
- c3 P7 _  N9 k* c7 t' d3 S, k" n: S% ~8 f
6 Z) P2 x6 Q# C- x5 j1 \) d
作者: paul_iw    时间: 2017-9-8 15:49
把铜皮update一下
作者: 紫菁    时间: 2017-9-8 15:57
画一个禁布区
作者: gavinhuang    时间: 2017-9-8 16:04
paul_iw 发表于 2017-9-8 15:49
$ C7 W/ }9 M# w7 {( v* U! t: o把铜皮update一下
- K+ z; D6 n( V* K
试过update铜皮，不行5 R+ w0 u" x- M6 k! s
作者: gavinhuang    时间: 2017-9-8 16:07
紫菁 发表于 2017-9-8 15:57- h; ?4 ?& O$ z" Z! E. z! G
画一个禁布区

( K. Q/ P7 y8 O如果这种孔比较多呢？或者漏掉哪个孔呢？挨个画禁布毕竟不是长久之计。我画上个板子的时候这种情况能够自动避让，不知道为什么这个板子不行，没找出哪里有问题。% o1 p; D+ h4 _- D9 D* s, n
作者: a2251247    时间: 2017-9-8 16:11
gavinhuang 发表于 2017-9-8 16:07* B1 y5 O5 A- q8 @9 G% F
如果这种孔比较多呢？或者漏掉哪个孔呢？挨个画禁布毕竟不是长久之计。我画上个板子的时候这种情况能够自 ...

" j8 B1 d. K9 Y" e发PCB出来
# N3 m% t( l, p. t
作者: gavinhuang    时间: 2017-9-8 16:14
a2251247 发表于 2017-9-8 16:11
: m$ k5 }2 \  G! n, v2 U$ g, d发PCB出来

! C: h3 r, x1 u( c$ T% K公司的在研产品，发PCB出来不合适啊; Q1 u6 n, j, H1 B- S! d: p
作者: yangjinxing521    时间: 2017-9-8 16:20
哈哈。。。不合适。。。。
作者: gavinhuang    时间: 2017-9-8 16:45
yangjinxing521 发表于 2017-9-8 16:202 ]: b/ s% V1 C) r( u  q
哈哈。。。不合适。。。。
3 P$ c: T, Y" C. ~9 x: T/ _
你有没有遇到过这个不避让的问题？求赐教啊% l9 G3 _+ _! Z. d. f% q
作者: wx_QrS6HGIt    时间: 2017-9-8 19:21
update
作者: Chen_ZS7V2    时间: 2017-9-8 22:15
参考附图，设置下Hole到其它的Space

新建位图图像.png (57.13 KB, 下载次数: 11)

新建位图图像.png
作者: gavinhuang    时间: 2017-9-11 11:37
wx_QrS6HGIt 发表于 2017-9-8 19:21# \' D4 J# e- n1 J1 B
update

+ W" t  C. I2 A- o, ]" ^update之后也不行
: U% [0 E& [2 j  C/ x. m6 A, R1 g
作者: gavinhuang    时间: 2017-9-11 11:37
Chen_ZS7V2 发表于 2017-9-8 22:15: p; s: u$ V6 @/ S; n
参考附图，设置下Hole到其它的Space
/ A1 ~/ T1 f9 x. {' o- f
你说的这些设置都设置过了，也不行) ^5 l2 v4 Z- x$ [
作者: eda1057933793    时间: 2017-9-11 13:21
你看下规则管理器里设置的shape到hole的间距是多少。
作者: gavinhuang    时间: 2017-9-11 13:28
eda1057933793 发表于 2017-9-11 13:21
) t+ B8 ~2 G. D2 C3 ^! |' K你看下规则管理器里设置的shape到hole的间距是多少。
: \4 C0 v" i% i
我在规则管理器中设置的shape to hole距离是15mil) V" b: G, E% {6 V% I1 b1 @/ u: E
作者: eda1057933793    时间: 2017-9-11 13:36
那你看下板上其他位置的非金属化孔避让没有
作者: eda1057933793    时间: 2017-9-11 13:37
本帖最后由 eda1057933793 于 2017-9-11 13:40 编辑 $ G5 P  v8 j; q/ r9 q/ g* V7 e
7 X. \1 P# D$ L6 c) u1 w
或者是不是没注意把这个非金属化孔连上网络了。  i" {0 n  c: x$ u4 B
作者: gavinhuang    时间: 2017-9-11 15:02
找到原因了，这个np孔在Pad_Designer建立的时候勾上了Mech pins use antipads as Route Keepout;ARK，而anti-pad设置为NULL（应该默认是0）。
8 R4 ?' h( j4 c" e# m) j0 c/ ~
& S& F9 |9 F+ J2 s# L& ?: |所以，以后建立np孔的pad的时候，以下的做法应该二选一（目前还不知道哪个好）：
. @. [4 O& {# e" p# L1、不勾选Mech pins use antipads as Route Keepout;ARK的话，anti-pad的值可以不设置（NULL），动态铜避让的距离应该就是你在规则管理器里设置的shape to hole的值（如果anti-pad设置了值应该也不会有问题，我猜应该是哪个值大按哪个避让吧）；
) G/ E+ G4 U$ I2、勾选Mech pins use antipads as Route Keepout;ARK的话，anti-pad的值必须有值，动态铜避让的距离应该就是你设置的anti-pad的值。
6 R! k3 [7 |- |$ K" I9 y
7 [- s) X9 Z/ k' o6 X+ _
3 G2 ~4 T, a7 j/ ]! p  a9 q; `- h8 k8 l  d: V# {

; n0 N1 U. w5 ~6 l
作者: eda1057933793    时间: 2017-9-11 15:10
anti-pad对负片层有效，正片层按照规则避让。
作者: gavinhuang    时间: 2017-9-11 15:12
eda1057933793 发表于 2017-9-11 15:10  w; ?" \3 [6 k+ U! O- p8 _) C/ c7 O
anti-pad对负片层有效，正片层按照规则避让。

8 N) r: S) v$ P) i1 H7 g& ]& w我用的是正片
7 j. ^- h, ]( W1 f% u7 p; Z
作者: wx_QrS6HGIt    时间: 2017-9-11 15:40
wx_QrS6HGIt 发表于 2017-9-8 19:21
( d  {5 ?4 ]& Y5 m# J5 B+ wupdate
9 O' N0 l: w% q2 O1 Y
禁步
作者: sketty    时间: 2017-9-12 14:10
为什么要勾上Mech pins use antipads as Route Keepout;ARK？从来没勾过。。。
作者: gavinhuang    时间: 2017-9-12 16:27
sketty 发表于 2017-9-12 14:108 v( `7 F* z5 e, Q+ q3 l( z- K
为什么要勾上Mech pins use antipads as Route Keepout;ARK？从来没勾过。。。

9 j+ U; `  L% \2 w+ u我自己建的时候也没勾过，我这个封装是用的开发板的，开始没注意到它勾了，而且我把它设置的anti pad给删了，所以才导致了这一系列问题
; t  O/ y+ D2 Z* {. D/ c5 k  L
作者: LIF0413    时间: 2017-9-19 09:30
gavinhuang 发表于 2017-9-12 16:27% H+ O! K0 W6 _% E9 L
我自己建的时候也没勾过，我这个封装是用的开发板的，开始没注意到它勾了，而且我把它设置的anti pad给删 ...
8 c/ v, q- b0 b4 O
我之前也有遇到过铜皮不避让NP孔，但是我的有网络，我研究了好久也不知道是什么问题，就像你说的所有设置都是没有问题的，板上有很多一样的NP孔唯独就是那一个不避开，只有重新覆一下铜就避开了，可这种问题没有找到根源以后要是万一再出现就麻烦了，一般检查板子都是看有没有DRC，谁还会注意到这种问题，我的没有勾上Mech pins use antipads as Route Keepout;软件还是出现BUG了
作者: zongqiaoyu    时间: 2017-10-20 13:24
, E1 q# ]( H1 s) Y: h/ t
画一个禁布区



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2