EDA365电子论坛网

标题: 请教一个关于emc叠层阻抗的设置问题。 [打印本页]

作者: suzhiyuan0418 时间: 2017-7-5 18:58
标题: 请教一个关于emc叠层阻抗的设置问题。
下面两张图是从华为的一份“PCB的EMC设计指南”里面看到的。
第一：下面两张图片红色框中显示的阻抗是怎么得到的？
第二：第一张图的几个走线叠层阻抗都是50欧，是怎么得到的？通常情况下不都是定好板厚，然后设置好相关叠层厚度，然后再通过调整走线的线宽线距来调整阻抗吗？为什么第一张图是先定好叠层的阻抗是50欧，然后再去算线宽呢？这样的50欧线宽都到8mil了。就拿ddr走线来说一般都不会走8mil的线宽啊。

能不能帮忙解答一下疑惑？

谢谢！

作者: Jasminetr 时间: 2017-7-6 11:44
顶一下

作者: 馒头 时间: 2017-7-15 23:10
顶一下

作者: 谁家的熊孩子 时间: 2017-8-7 15:17
图片看不到，是被屏蔽了么？

作者: clp783 时间: 2017-9-1 18:04
图片何在？

作者: 古莘 时间: 2017-9-6 14:01
图片何在？

作者: 古莘 时间: 2017-9-6 14:02
楼主再发一次贴，

作者: doutiangen 时间: 2017-9-16 09:19
有图有真相

作者: 紫菁 时间: 2017-9-16 09:48
看不到图片，楼主你要重新上传啊。

作者: suzhiyuan0418 时间: 2017-10-17 16:05
怎么图片没有了？什么情况。。。屏蔽了？

作者: Lyndonliu_sh 时间: 2017-11-4 16:24
没有图片，图片出一下

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)