EDA365电子论坛网

标题: 请教 关于数字信号延迟和逻辑门 [打印本页]
作者: cloudy19880824    时间: 2017-6-16 16:25
标题: 请教 关于数字信号延迟和逻辑门
各位好，
. Q( V) B" l" L7 C: R! [每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：0 P1 V6 ?! T4 D. |
我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。% l+ t2 w' r: v0 B/ z
作者: 江门彦祖    时间: 2017-6-17 16:56
坐等高手解释
作者: dqwuf2008    时间: 2017-6-19 09:44
我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值
作者: hefuzhang    时间: 2017-6-19 23:50
楼主可以考虑考虑告诉运放，通过高速运放反向
作者: 超級狗    时间: 2017-6-20 22:33
樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。
/ k. h% X" h) e( E0 N0 J% f% z% X7 H4 a  d& e  e* _. `
後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。
& T0 M/ T: _! V4 t2 Q0 c% U: {( Y& v& N) q3 X; p
" V( E/ n0 x% ^
作者: 超級狗    时间: 2017-6-20 22:56
啊哈～
+ d; H  @3 R( H( R: B8 }5 E9 ~+ a( o4 |  j2 N3 B* X
ECL 2-Input Differential XOR/NXOR Gate MC10EP08-D
2 ?: w  T& p0 X; Y' v7 K$ j
5 w" ?& [; E# }不過你的訊號源要怎麼搞成這樣咧～？？？! x3 _$ n9 M( E) ]: y

/ n5 ^3 _6 t: R; ]1 A
! p/ O( U' h' g& L! x8 |; E9 ~# y/ z& l! }

MC10EP08-D.PDF

172.5 KB, 下载次数: 6, 下载积分: 威望 -5

作者: 超級狗    时间: 2017-6-20 23:10
開卷有益9 |- V' G* u  a1 C
7 u4 F% j* U" m

3 J2 V* b, n% `, ]5 F3 @/ D: V2 h

AN1002.pdf

85.12 KB, 下载次数: 3, 下载积分: 威望 -5

AN1672-D.PDF

142.51 KB, 下载次数: 3, 下载积分: 威望 -5

MAX9360-MAX9361.pdf

94.41 KB, 下载次数: 3, 下载积分: 威望 -5

作者: 超級狗    时间: 2017-6-21 23:02
ECL Logic Gate 有 Single-End 的啦！
6 r) f4 d1 @" n8 g& l4 \8 @9 n  l% W5 _! g7 U

MC10EP01-D.pdf

170.13 KB, 下载次数: 11, 下载积分: 威望 -5

作者: cloudy19880824    时间: 2017-6-23 11:08
超級狗 发表于 2017-6-21 23:02) }4 v) G! R% z5 x& t/ N; m
ECL Logic Gate 有 Single-End 的啦！

) V. D3 ^" Q; n. [2 U1 L1 @太感谢版主的支持了！我把板上留个选项试一下
2 @. K: Y; b6 Y# v% s3 B
作者: cloudy19880824    时间: 2017-6-23 11:08
hefuzhang 发表于 2017-6-19 23:509 j/ ^# Z; F/ W1 |) P* @( n0 e
楼主可以考虑考虑告诉运放，通过高速运放反向

" I4 ~! |& J9 {& n嗯，是个办法，谢啦9 P( t* |! W' x0 d2 }0 F
作者: duzz    时间: 2017-7-4 16:23
狗版主的狗粮，一撒一大把啊



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2