~0AGT}DJ_$J}%0YRW7L6UWL.png (54.32 KB, 下载次数: 14)
@THF~([N@4J]WMY}%)IY(2I.png (71.44 KB, 下载次数: 19)
yangjinxing521 发表于 2017-5-25 13:49- ^) t' i" F) H6 \+ I9 X! ?
人品。。。。
丁少_bmPRb 发表于 2017-5-25 14:04
你真行,首先布局就有问题、然后DDR走线没有等长。真是浪费钱啊。
丁少_bmPRb 发表于 2017-5-25 14:04( s2 E. Y. k) j" L( o
你真行,首先布局就有问题、然后DDR走线没有等长。真是浪费钱啊。
小秋2013 发表于 2017-5-25 15:51
网络变压器不能移出DDR走线区域吗,我觉着这个有问题,一般DDR走线不要跨区域,还有一般是时钟线长吧,或者 ...
Trista 发表于 2017-5-25 16:05+ p( ~" F# L) ?* Q, i
这个网络变压器移不走了,板子太拥挤了才这样了,其它板子能跑起来!这个是没办法的,问过硬件工程师,他 ...
小秋2013 发表于 2017-5-25 17:00' F) {0 K+ o- Y+ j& Q; L
理论上是时钟线最长,你最好看看芯片资料,里面应该有这方面的要求的。

superlish 发表于 2017-5-26 10:45
能不能把整个板子贴出来看下?
网络变压器下面挖空了那你这块怎么控制阻抗呢?. ?8 t, l# m8 @5 E& G7 O
(貌似你底下走了这么 ...

R@6H{}ZFJYQB$5O%8ES{_HP.png (86.56 KB, 下载次数: 14)
superlish 发表于 2017-5-26 18:28
这三根是否是需要等长的?你这里差的好大啊 (有PIN延时吗?? DDR2就用单端1根DQS,有要求全等长的,不知 ...
ALLEGROPCB 发表于 2017-5-27 10:19- d) U6 X: t# n8 i; l& H
你这个跑步起来很正常,一般时钟最长, 具体看芯片指南,有一些芯片,是数据线和时钟误差不能超过600. 。。 ...
2 K2 P6 r T) v3 ~6 Fjerryzhu 发表于 2017-5-30 21:53
跑不起来要看看是速度上不去还是一点都跑不动,如果是一点都跑不动,,那就很有可能不是信号完整性问题。。 ...

jerryzhu 发表于 2017-5-30 21:537 t( n# W) J0 ]. X4 e
跑不起来要看看是速度上不去还是一点都跑不动,如果是一点都跑不动,,那就很有可能不是信号完整性问题。。 ...
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) | Powered by Discuz! X3.2 |