EDA365电子论坛网

标题: PADS LAYOUT中能否使用器件或封装规则？ [打印本页]
作者: jacklufeng    时间: 2008-11-27 14:11
标题: PADS LAYOUT中能否使用器件或封装规则？
在PADS LAYOUT中，比如一块有0.8MM   及1.0MM的BGA芯片，我需要的是整板DRC间距为6MILS   而0.8MM BGA区域的DRC间距为4.5MILS  ，我试用在LAYOUT中设置了0.8MM BAG器件及封装规则，但在做DRC检查时，均显示间距不行，过不了啊!　
7 {/ V$ g6 S) G6 T( b# K3 \1 M, x( o' G! }! ]! ~  I

9 ]( h% P6 |' t9 N请高手指点，有没有遇到过！
( f7 w* w& J& L, ]& e1 U" m/ ]0 h1 W7 I5 p( e& Q1 i

; K( S5 P" {* F( C6 hthanks!
作者: jacklufeng    时间: 2008-12-3 13:36
没人回复看贴啊
作者: knightyuk    时间: 2008-12-3 16:16
你把整版的数据调低吧.....



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2