EDA365电子论坛网

标题: 原理图上有几个没有PCB Footprint属性的元件，怎样处理才能导出网表？ [打印本页]
作者: 逍遥剑客    时间: 2017-1-16 18:13
标题: 原理图上有几个没有PCB Footprint属性的元件，怎样处理才能导出网表？
本帖最后由 逍遥剑客 于 2017-1-17 13:46 编辑
2 S) Q( F. v3 P: Y, g1 ^' r& e& `2 `4 X3 \- T% C/ O# {* \' ^8 p1 ?

$ P4 x  \* L# n6 d* a

1.rar

128.66 KB, 下载次数: 54, 下载积分: 威望 -5

作者: lzc1989    时间: 2017-1-16 18:13
1,删除没有封装的原理图原件导网标
; U$ Y; [9 U" s3 \2，自己制作一个相同pin数和定义的pcbfootprint
, I) G" Z; a+ f( z# y& g# j3，至于你说的原理图本身有问题自己看一下错误改正
; a4 O( @: _) |( P6 u4 \- k+ k3 k
作者: tiny丨Y    时间: 2017-1-16 18:53
意淫一个封装名加上去
作者: fh3953    时间: 2017-1-16 21:34
没有这个属性还是这个属性没有值？
作者: zgiwen    时间: 2017-1-17 07:58
导第三方网表呗
作者: 蚂蚁乱舞    时间: 2017-1-17 08:48
你调用的器件是在数据源管理的么？
作者: 逍遥剑客    时间: 2017-1-17 09:16
tiny丨Y 发表于 2017-1-16 18:53
& A7 O0 `! p' I  o9 p4 J2 [意淫一个封装名加上去
% ^1 G. R; n1 I5 M/ f/ v( o# Y
就是不知道怎么加上去。我加了 ，但是还是不行。想知道具体加的步骤
作者: 逍遥剑客    时间: 2017-1-17 09:17
fh3953 发表于 2017-1-16 21:34
& C3 s# d* r, Y8 h2 K没有这个属性还是这个属性没有值？
( k1 T, a  G' Z) v! X
属性没有值。我加了没用，想知道具体加的步骤0 V  y# `, \6 J+ {# `' z
作者: 逍遥剑客    时间: 2017-1-17 09:17
zgiwen 发表于 2017-1-17 07:584 c9 p$ g; L; B+ t
导第三方网表呗
# _7 o( @: ^3 U) X9 m& X2 H& ?: |
？？？？我不太懂candence，能说具体点吗？- M4 U4 {7 o: j3 ?
作者: 逍遥剑客    时间: 2017-1-17 09:19
蚂蚁乱舞 发表于 2017-1-17 08:48
1 c- c- E" O1 v' N# z8 ?你调用的器件是在数据源管理的么？

& V; }+ V/ X. A不是，本地的
) Q7 p" b4 ?: Z' g, w* ]! G
作者: amaryllis    时间: 2017-1-17 09:35
如果只是单纯想导网表，可以直接把没有footprint的器件临时删除，这样顶多报一些单端网络的警告，可以忽略
作者: djadfas    时间: 2017-1-17 09:45
说明原理图 有错误 不仅仅是封装没有
作者: Plom    时间: 2017-1-17 10:19
先添加一个现有封装名吧。随便一个能用的就行，还有一定注意元件原理图的引脚跟pcb封装引脚数对应，多一个或者少一个都会报错的
作者: tdl    时间: 2017-1-17 11:09
可以仔细看看具体的错误log是什么
作者: 仁爱    时间: 2017-1-19 15:54
你这附件我怀疑是骗子，我都下好几次了，一次都下不下来，还每次都扣我的威望
作者: tiny丨Y    时间: 2017-1-22 14:24
我就不明白为啥 但凡下载附件都需要威望 求助的附件也需要 拒绝
作者: xzjialei    时间: 2017-2-14 14:35
如果只为导出netlist，随便加个名字就行，如果是要导入PCB使用，一定要注意pin数与元器件pin数对应起来（封装尺寸不对都行，后期画PCB可以在更改），否则你在PCB导入netlist时，就会报错，必须去重新设置正确的封装才能解决。
9 |. c3 o  u. J& F: a1 I7 t( T, N5 g
作者: jacklee_47pn    时间: 2017-2-15 11:45
批次 替換/增加 PCB Footprint 屬性，請參考圖片。
作者: 逍遥剑客    时间: 2017-2-15 17:42
jacklee_47pn 发表于 2017-2-15 11:45
4 W0 F3 ~" R. c( p& v- J: M+ V批次 替換/增加 PCB Footprint 屬性，請參考圖片。
  A( C; a: m; K) M8 u) ?( `
学到了，谢谢啦
2 K9 y+ f+ y/ M# C
作者: 逍遥剑客    时间: 2017-2-15 17:51
附件绝对不是骗子附件哈。问题解决了，好像由于建库不规范导致的device问题，在环境变量增加了这个值就OK了。谢谢大家的帮助，但是不是解决问题的答案，所以我就把赏金给回答最用心的同学吧。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2