EDA365电子论坛网

标题: [讨论]怎样才能做到最合理的布局呢? [打印本页]
作者: beata    时间: 2008-1-14 12:04
标题: [讨论]怎样才能做到最合理的布局呢?
本帖最后由 jimmy 于 2009-9-13 11:36 编辑 % _" V5 z/ d, L$ i, n6 ?$ Z3 G

9 s/ R4 O  L8 m+ |) \想和大家讨论一下.布局是很关健也很重要的一步.那么,怎样才能做到最合理的布局呢?
作者: linstaryu    时间: 2008-1-14 16:39
我这里有个参考文献 关于布局和设计的
& \4 q# T4 g. Y# G2 S3 l4 i PCB的布局.pdf (182.57 KB, 下载次数: 803)
作者: linstaryu    时间: 2008-1-14 16:48
1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸标注。
1 l. M0 x- `0 d3 h/ D: E2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。
' R4 i4 c1 m1 {9 v5 v9 X# X3. 综合考虑PCB性能和加工的效率选择加工流程。2 ?- Y9 }& [" R0 K% d
加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。
3 ^2 q# f2 X2 |1 T" a4. 布局操作的基本原则( t. [" d/ y+ T7 T: m9 P3 A
A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．9 w! O& s4 y: Z: n$ D" W) o7 ~3 @
B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．
2 y$ B2 V& U5 g9 M6 o8 JC. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．
- o( n7 y+ h# y6 \1 L6 |/ wD. 相同结构电路部分，尽可能采用“对称式”标准布局；6 Y9 p% d2 Y4 i2 n% h, y
E. 按照均匀分布、重心平衡、版面美观的标准优化布局；% Q2 N4 v" t4 Y4 y
F. 器件布局栅格的设置，一般IC器件布局时，栅格应为50--100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。' [1 p6 g3 t, h3 u
G. 如有特殊布局要求，应双方沟通后确定。* G4 a( \6 X1 f, Q
5. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。
" P8 E2 c1 Y6 S9 A( {6. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。7 H% a3 R8 P6 P. o3 J; j% y
7. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。
; ?( K- B0 Q" F  _; |& y8. 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。* b, ^/ M5 G  G/ K1 s7 j4 J
9. 焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直， 阻排及SOP（PIN间距大于等于1.27mm）元器件轴向与传送方向平行；PIN间距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。8 F1 h4 g, C& C6 w" ?
10. BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。( A8 |4 W6 ~4 v/ a9 X
11. IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。
! N* n4 y# k  }+ f12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。7 l2 {" X, o0 F, X( G! |; |
13. 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。! {8 G. p+ A. t1 y' t- W% G
串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。
" c3 w- w& b1 n/ @7 [5 U匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。
4 M6 N( f$ S4 \9 d7 `# a14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系，经确认无误后方可开始布线。
9 U/ C+ P( h/ J) B: a1 U' E/ F  b( o---引用的，请高手门赐教
作者: liujie123    时间: 2008-1-14 16:53
提示: 作者被禁止或删除 内容自动屏蔽
作者: SHADOW    时间: 2008-1-14 17:02
这些条件说起来容易做起来可就难了，多学习！
作者: youyou058    时间: 2008-1-14 18:11
资料好像每个人都有一大堆，可按照资料每一条都做到好难啊~
作者: fuhao00    时间: 2008-1-14 23:54
学习中！！
作者: sllsky    时间: 2008-1-15 08:28
xue xi
作者: beata    时间: 2008-1-16 09:13
谢谢大家回贴.我也学习了.
作者: binghailong    时间: 2008-1-16 17:50
值得学习，
作者: forevercgh    时间: 2008-1-17 08:11
原帖由 youyou058 于 2008-1-14 18:11 发表
$ L' f: S; p$ B! G; P 资料好像每个人都有一大堆，可按照资料每一条都做到好难啊~

2 u4 q% e  a' ~+ j$ H同感啊！！！
作者: beata    时间: 2008-1-17 10:47
我有一事不太明白,就是设置栅格的大小，有什么好处呢？是做布局的规则检查时用吗？我一般规则设成７MILA的,栅格设成10或是15MIL的.
作者: chobitming    时间: 2008-1-17 14:36
学习ING^
作者: jimmy    时间: 2008-1-17 19:30
原帖由 beata 于 2008-1-17 10:47 发表 4 A3 c/ ]* L# Q, v: F5 `
我有一事不太明白,就是设置栅格的大小，有什么好处呢？是做布局的规则检查时用吗？我一般规则设成７MILA的,栅格设成10或是15MIL的.
/ w4 e2 ^* i$ G: t/ Y7 u  K6 Y
有些人习惯不开DRP来进行拉线,这样速度可以提高好多，设置栅格是为了DRP而用，熟练了看着栅格拉线就知道会不会短路之类的。
$ f# w& W4 b8 _3 @2 O$ h9 X本人也是这样做的。有问题请指教。
作者: mxy520    时间: 2008-2-18 17:12
我也刚开始学布局...感觉似乎都没有按照资料中说的那样布局...似乎到处打的都是孔，到处都是线..一看看过去很乱....还在学习中...
作者: ilovechina    时间: 2008-3-18 09:10
标题: 感谢共享！感谢共享！
感谢共享！感谢共享！
作者: shandianleo    时间: 2008-3-22 12:15
布局太难了,我怎么布局,走线都没有别人走的好看,郁闷!
作者: libsuo    时间: 2008-3-26 09:36
显示栅格设置成设计规则里的最小间距，在关闭在线DRC的情况下，布线时方便判断布的线是不是满足间距要求，最后检查时错误就比较少
作者: sllsky    时间: 2008-5-29 20:03
kankan!!!
作者: GJC840521    时间: 2008-6-19 10:29
学习了
作者: hrt8100    时间: 2008-6-22 21:06
真,布线的好看与个修为有关!!!
作者: yzl    时间: 2008-6-23 07:31
谢谢共享！
作者: mark0908    时间: 2008-6-23 16:58
原帖由 jimmy 于 2008-1-17 19:30 发表 6 {0 N$ ^7 Q9 M# l
, b2 t1 G. Y9 S( F6 N( ~
有些人习惯不开DRP来进行拉线,这样速度可以提高好多，设置栅格是为了DRP而用，熟练了看着栅格拉线就知道会不会短路之类的。. h( B2 s6 g1 b
本人也是这样做的。有问题请指教。

+ u+ E; \" [$ @) i& V
9 W6 B3 _. _. ]. r- _( j看柵格就知道會不會短路?) V3 ^* y( Y/ @+ L2 j# l

8 V5 J4 ]: {) S此處柵格起什麽作用?
; }% T0 h+ j* s3 a; G
0 @; h" [7 e8 r/ G! t0 x# `能否賜教,本人境界未到...
作者: zhouwanghui    时间: 2009-4-24 10:18
别人说 布局要先考虑线的走法，就是这点搞不太好，也感觉我画出来的板子线和乱，角孔很多
作者: yuyengqing    时间: 2009-4-24 13:33
用于阻抗匹配目的阻容器件是什么意思这个容器主要有哪些呢
作者: yjcheng    时间: 2009-4-24 14:01
不断学习
作者: whipple    时间: 2009-4-24 15:56
学习了  只是有时候很难把握
作者: xwm814    时间: 2009-4-24 16:49
别人说 布局要先考虑线的走法，就是这点搞不太好，也感觉我画出来的板子线和乱，角孔很多( `5 v3 [7 h2 p& h
zhouwanghui 发表于 2009-4-24 10:18

7 B) H& ?7 B' ^有同感，总是感觉画的线太乱，到后来就是随便打孔了
作者: purpleirene    时间: 2009-4-28 23:04
进来学习喽
作者: Sunnyly621    时间: 2009-4-29 10:36
根据电路图结构图布多布几次就很简单的
作者: sllsky    时间: 2009-7-25 15:12
学习学习！！！！！！！！！
作者: huangyi54321    时间: 2009-7-26 12:38
学习
作者: Terry103    时间: 2009-7-26 17:44
受教了  只是实际操作起来有很多限制啊
作者: tianma    时间: 2009-7-27 10:34
学习了
作者: chenhaikun    时间: 2009-7-27 16:14
真要学习一下
作者: wuyuelanse    时间: 2009-7-28 02:20
学校中
作者: leishasha    时间: 2009-7-30 21:55
多练习应该会好很多
作者: tanjie2009    时间: 2009-7-31 16:41
学习了，谢谢！！
作者: weishuangbo    时间: 2009-8-3 15:58
要做到真的不容易。
作者: cwfang    时间: 2009-8-3 16:46
说起来容易 做起来就不容易了
作者: tonyhjc2008    时间: 2009-8-3 22:25
冰冻三尺非一日之寒,经验在于累积,熟则能生巧
作者: scott    时间: 2009-8-4 10:00
华为布线布局资料。前辈们已经发过了。呵呵。
作者: 南宫枫    时间: 2009-8-27 14:26
布局真的好难，我第一次布，就发现根本不符合要求，难呀
作者: stevenlpd    时间: 2009-8-27 15:55
学习了！！！
作者: jizhanwei    时间: 2009-8-28 10:31
蛮好的，谢谢你提问，让我们也有的学习
作者: 234500317    时间: 2009-8-29 10:49
值得学习
作者: xiudaojun    时间: 2009-9-3 16:48
谢谢了，又学到了不少
作者: vivi1234    时间: 2009-9-7 11:57
了解
作者: wxc    时间: 2009-9-7 14:33
学习中，
作者: wangdean1101    时间: 2009-9-13 11:34
好的布局真的不容易
作者: wangdean1101    时间: 2009-9-13 11:35
好的布局真的不容易
作者: wyz4826    时间: 2009-9-13 21:28
15# chobitming
* ]' I1 I0 z8 B% W+ v# W  [% {9 S大家多多交流
作者: 00750    时间: 2009-9-14 08:20
知易，行难啊！多画多练。
作者: zhangsj    时间: 2009-10-19 14:10
谢谢分享
作者: qiuht2002    时间: 2009-10-19 14:42
学习学习
作者: decentboy    时间: 2009-11-4 23:02
学习
作者: xiudaojun    时间: 2009-11-20 17:23
学习



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2