EDA365电子论坛网

标题: EMC刚遇到一个问题，各位给提供提供思路啊，谢谢 [打印本页]

---

作者: ytlbms    时间: 2016-12-28 22:59
标题: EMC刚遇到一个问题，各位给提供提供思路啊，谢谢
最近公司一款产品做EMC辐射骚扰测试，在特点频点发现是接手柄的线缆的辐射发射造成超过标准限制，因为把手柄加整个线缆去掉的时候就明显没有这几个频点的超标了。
; n- |% u: F, q; J! `" {那么问题来了，因为最近看了差模和共模的概念，有点迷糊，我的理解是：
1：这个问题应该是线缆上面的共模辐射导致超标。不知道理解对不对？有没有可能是差模电流造成的？
; k/ n9 ^' N$ S; P. |) s2：如果整改，我的思路是，和这个手柄相连的所有的PCB布线在主板上要处理好，所有的线要就近参考相邻层的GND，且不能跨分割
3：还有一个疑问，就是要不要再进手柄线的connector处，每根信号线都加电容呢？或者加一些滤波？
以上三个疑问有没有相似经验或者高手能够提供一点思路?感激不尽啊。谢谢

---

作者: 毛豆盛宴    时间: 2016-12-28 23:33
不太懂，帮顶！等待大神解答

---

作者: 古莘    时间: 2017-1-2 21:29
1、共模的问题会多点。2、先采用屏蔽的手柄线试试。3、每根线接电容貌似对辐射改善不大!建议找到准确的辐射源再说!

---

作者: lizudong    时间: 2017-1-3 10:03
有没有直接套个磁环 试下先，行的话直接套个小磁环
- d& C4 P& P/ S6 e# Y; B

---

作者: lizudong    时间: 2017-1-3 10:04
比增加电容应该要强很多

---

作者: ytlbms    时间: 2017-1-4 08:43

lizudong 发表于 2017-1-3 10:03
6 S6 @- H# M. s! Z* F有没有直接套个磁环 试下先，行的话直接套个小磁环

8 T7 j7 p4 A* y% O3 g3 O/ H考虑过，但是增加磁环对成本增加太大。
5 j$ y# E2 @1 q! I' J7 p- f, e$ v

---

作者: fallen    时间: 2017-1-4 23:10
1 基本上共模干扰
2 考虑是其他走线干扰过来的，造成线缆的线带出来的。
3 线缆上所有线都增加电容，这是个解决办法；也可以考虑串磁珠。
6 H" Y7 w5 V6 X/ @' N! u: Y4 超出的频点是单支还是一个包，或者两者结合？
7 ]& Z$ Z& D' ^8 |5 列出超频的点，看看属于哪些信号的频点的倍频，一般周期信号占空比50%左右的只有奇倍频，如果不是50%的还会有偶倍频。

---

作者: ytlbms    时间: 2017-1-5 09:17

fallen 发表于 2017-1-4 23:10
! w0 v3 c  M! W" x6 }& G- V1 基本上共模干扰
. l# h" y7 D2 T8 a& h+ Y; E% n0 V2 考虑是其他走线干扰过来的，造成线缆的线带出来的。
6 v) q2 Q& t5 h5 R3 线缆上所有线都增加电容，这是 ...

- @% D+ F. B3 V1：超出的频点在1.15G到1.45G这一片，都很接近限值，并有几个点超出。
1056M，1188M，1408M。
& R8 e1 B' e/ h2：其中1188M已经找到原因是DDR3的时钟频率问题，时钟是396M ,刚好是时钟的3倍
7 e. {2 S* T. i' h$ `$ _: z3:1056M和1408M初步判断是LVDS的时钟50M的倍频，因为LVDS的数据是7位，时钟是50M
) {; V' U9 ^( r/ Q6 Q根据屏幕显示不同的画面，应该是可以倍频到352M，1056M，1408M的。

目前的想到的解决方法是，对于手柄线缆的connector，确保每根线的参考回流不要跨平面分割。且进入connector之前要加电容把这些频点覆盖掉。
  _; W8 Z; Z( K# G
* r3 w- c3 [- E5 c* ~但是对于LVDS这块没有好的办法，因为屏和主机的连接通过FPC线连接，LVDS线进入FPC线之前没有串入CFM（共模扼流圈）。加上机壳封闭没有之前好，导致超标。
7 }8 ]3 m0 F2 m' o4 f7 r! q打算的解决方法是，堵住屏上的机壳有开口的地方，防止泄露，进行试验，看看这些点能不能过。再尝试修改机壳的结构开口。但是代价有点大。
没有想到其他更好的办法了？

---

作者: fallen    时间: 2017-1-5 22:46

ytlbms 发表于 2017-1-5 09:17
1：超出的频点在1.15G到1.45G这一片，都很接近限值，并有几个点超出。
/ Z5 z2 T' g4 p( }1056M，1188M，1408M。
' @9 F- E6 t; M) f2：其中1 ...

/ H/ S: p$ N) W" I6 M2 J第二条：DDR3时钟超标，现在应该是很少有DDR3时钟超标的吧。看看layout是否做的有问题。
第三条：个人认为1056和1408不是LVDS的50MHZ倍频，如果是的话，那么低频段的应该也有50MHZ的倍频出现并超标，一般LVDS的问题是CLK的倍频，在保证眼图OK的情况下尽量减低幅度以及开展频；贴导电胶布等等。

另外你的线缆走的是什么些什么线？“确保每根线的参考回流不要跨平面分割”只能保证本身信号质量好些，对于一些干扰没有直接的作用。
2 {- P5 c0 D" M: z4 ?: I0 r

---

作者: ytlbms    时间: 2017-1-6 15:37

fallen 发表于 2017-1-5 22:46
第二条：DDR3时钟超标，现在应该是很少有DDR3时钟超标的吧。看看layout是否做的有问题。
第三条：个人认 ...

谢谢回复。
" _  |, b  y- y/ e! x0 f1：DDR的layout是参考NXP的建议做法，直接把DEMO板移植过来的。改的余地不是太大
( |6 Q0 p' K3 }- k2 y7 F1 `2：LVDS的时钟是50M。尝试用铝箔胶带把FPC线裹住，但是用近场探头测试，改善不大。打算带到EMC专门实验室验证一下。这应该就是您说的贴导电胶布的意思吧？
0 E' z8 ]5 @8 U# {; X: w0 F" x" U3：“在保证眼图OK的情况下尽量减低幅度以及开展频”，您的意思是LVDS数据信号眼图OK的情况下，降低LVDS数据信号的幅度吗？这个是不是在CPU中有:对LVDS驱动力的设置什么的？
“开展频”的意思是LVDS的CLK开展频吗？这块还不了解怎么操作，我先网上搜一下，搞不定再请教您。
* d* y( d" ?* ~1 M/ \+ I* I4：线缆的信号有几类：一是电源信号12V，5V，3.3V，还GND，AGND，二是LED_PWM,还有按键信号。三是麦克信号MIC1N/P, MIC2N/P.
目前打算在电源和第二类信号上面进入连接器之前加上一个0.1uF和100pF的电容并联。然后在线缆上面的GND信号上面串一个高频磁珠试一试。
9 D( k) O8 d4 X( }4 g8 A) ~

---

作者: fallen    时间: 2017-1-6 23:15

ytlbms 发表于 2017-1-6 15:37
1 c$ e( \' \. p7 Q( B5 `! G谢谢回复。
1：DDR的layout是参考NXP的建议做法，直接把DEMO板移植过来的。改的余地不是太大
2：LVDS的 ...

: h$ {; S: P. e0 V* H! ]% U1 DDR的基本上就是阻抗再做好点，开展频看看；或者SOC的散热片接GND(如果是金属的)
9 W: j- U) Q6 P0 y, ?0 y. Y2 恩，就是把线理理，做做屏蔽
1 f1 p' I$ e. l2 t7 m3 降低LVDS信号的幅度，包括数据与CLK;展频就是抖频，把信号的辐射平均一下。
4 你的都是电源与低速线，加电容解决妥妥的。
2 h; P/ }+ W1 c7 X. Z

---

作者: darhy_chang    时间: 2017-1-9 08:36
一般来说，屏线这个点超标很正常，在屏线的两端各加一个磁环效果会好一点~

---

作者: yzhfendou    时间: 2017-4-4 13:39
学习学习

---

作者: bcdhf    时间: 2017-5-14 11:29
线束上上个磁环试试

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2