EDA365电子论坛网

标题: DDR2 T点左右两边线长是否需要相等? [打印本页]

作者: 顺其自然HONG    时间: 2016-12-26 15:27
标题: DDR2 T点左右两边线长是否需要相等?
对于一条地址线,如果2片DDR,A和B,T点为D,是否需要AD=BD,即D为中点?
作者: gcshyb    时间: 2017-2-10 10:58
要等长,
4 _/ W& A* ?7 s  P7 ?, }  w6 W2 c
作者: 顺其自然HONG    时间: 2017-2-28 14:19
gcshyb 发表于 2017-2-10 10:58
; t; p* q" l5 I: T5 E3 F8 V要等长,
9 W+ \: x* `. ^0 [+ [) M, D
3Q  L" k& z( a0 u1 D0 ~9 p4 q

作者: 王开鑫55    时间: 2017-3-2 12:59
怎样保证AD=BD,规则不好设置吧,自己大致调成等长?测量
作者: 风的缘故    时间: 2017-3-16 16:45
尽量做到等长
作者: ray    时间: 2017-3-21 16:04
提示: 作者被禁止或删除 内容自动屏蔽
作者: superlish    时间: 2017-3-23 14:48
一般板T点两边等长,然后绕公共端就可以了
作者: oncemore    时间: 2017-3-27 23:00
应该是要的,我记得有个应用文档上专门又说的
作者: JOING    时间: 2017-4-9 10:35
一般要求越等长越好
作者: 颜文昌    时间: 2017-4-9 19:12
需要大概50MIL
作者: 大魔王_h2999    时间: 2017-7-31 16:47
登场误差越小越好,尽量show着绕。 因为是两片DDR,误差要求不那么精准也可以实现地址线在等长范围。如果是四片DDR,那必须缩小地址线T点等长误差。这样在绕公共端的时候就不会出现有的等长 有的超出误差的情况。
作者: x1215    时间: 2017-12-24 07:33
要等長
作者: 贾子木    时间: 2017-12-26 22:29
要等长,误差±25mil
作者: xiaowenwu1989    时间: 2018-2-26 16:06
学习了




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2