EDA365电子论坛网

标题: Xilinx DDR3 信号完整性Guideline-wp479 [打印本页]

作者: tiankong2008    时间: 2016-11-19 22:23
标题: Xilinx DDR3 信号完整性Guideline-wp479
Xilinx DDR3 信号完整性Guideline-wp479
$ J9 `5 M7 H  ~" o

wp479-ddr3-si-pcb.pdf

1.45 MB, 下载次数: 93, 下载积分: 威望 -5


作者: 1005196332    时间: 2016-11-23 15:26
看看怎么杨0 f" v9 ?& j3 p  s

作者: minibmw888    时间: 2016-11-29 11:06
感谢楼主分享!
作者: buymoreba    时间: 2016-12-1 10:46
感谢楼主分享!
作者: boxster0330    时间: 2016-12-6 14:49
感謝分享
作者: ytlbms    时间: 2016-12-27 18:49
谢谢分享,下载看看
作者: smare    时间: 2017-5-3 08:51
下载学习,谢谢
作者: coolwo    时间: 2017-6-15 16:15
谢谢楼主分享
作者: coolwo    时间: 2017-6-15 16:15
谢谢楼主分享




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2