EDA365电子论坛网

标题: PCB制版厂常用阻抗设计参数参考！ [打印本页]
作者: Allen    时间: 2007-9-1 11:39
标题: PCB制版厂常用阻抗设计参数参考！
1、 设计值要求：/ [. t4 d9 w2 M+ |( x

9 L" X2 r" V) R$ L阻抗要求值≤50欧姆； ，则其允许设计公差为±1.0欧姆；  D( ?; _/ S  H' W1 [2 V: I

8 M1 L1 N/ W$ I% n" L: o( G4 I; K5 |50＜阻抗要求值≤75欧姆；，则其允许设计公差为±1.5欧姆; u$ u! y; T1 e* j) ]7 H, l: S! @4 R
　 阻抗要求值＞75欧姆；，则其允许设计公差为±2.0欧姆。
% z" [  b5 r9 g6 N& p& v2、' n$ ~# G6 l/ a
计算软件：
3 z1 v9 r& ?* X/ z5 Q8 a- S& S- e: z1 ~SI8000，外层用无阻焊模式计算。
/ C8 m  P$ }; ~# e! M3、3 w" W3 L+ w7 A8 g( H3 c" F7 W
半固化片厚度及介质层厚度计算：' z; E+ c# H8 K$ @& E
4.1考虑流胶后半固化片厚度：
( m( V- a: R- B' U; o. B; J
板固化片类型
106
1080
3313
2116
7628
理论实际厚度（mm）, q, Z" v4 k$ X4 @1 J0 O
0.0513
0.0773
0.1034
0.1185
0.1951
介电常数
3.6
3.65
3.85
3.95
4.2
* A1 ^. r2 \6 P$ {: u; x
半固化片实测厚度=理论厚度-铜厚1*（1-残铜率1）-铜厚2*（1-残铜率2）偏差按+/-0.05mm计。(表层的残铜率取100%)1 M7 Q* [+ {3 B4 a5 J& C1 J7 e
4、
+ e7 R% [7 P) b8 m常用芯板厚度及介电常数：4 d% N- T5 ^7 |6 Z. e, h: @
芯板mm
6 S( S- E8 U# z		0.051
' g* S  a3 R" F- l) H, c7 b/ f$ |; `		0.075
5 M2 f! T( `$ Y) G$ K5 @		0.1020 g6 `  l" f' |. p9 V2 K- |' l+ |
0.13+ V7 Q, k) D2 v' z+ ?# j( D  y
0.15" t. z7 U# z: m
0.18
1 v& x' z' T& w# c		0.21
1 P$ @0 ^  y8 c* c		0.25+ u2 n: L* r- T& W! ^* }
0.36. J6 v' {7 {' P0 m2 u  L) ^
0.51; ~: W( V& `* [. B+ I/ M3 C
0.712 o2 V( }+ l8 Q: P5 V
≥0.8
, p8 ]- |* Z) v, ]) v) u. d, Y
Mil
, C2 N* {8 O+ k% Z# e8 |  J		24 G+ \4 z8 ?4 O$ L0 I! I( x
3.0
# B% d4 g# t6 A6 Y) @		4
- o. B8 E6 ]3 T5 R% t# a; J		5.1/ j6 x. r6 C& y6 t4 P' Z, k, `
5.9
+ W( p9 t. i2 v; B0 |3 |		7.0
! c3 x+ `2 |  J5 K; \2 h( n		8.27
2 w, T4 T+ C( R% T6 P7 K/ v  i) @		10
% O2 Z) A9 q- I1 \3 E		14.5
" W7 Y+ u4 n+ `. W		20* i3 C7 h, s& W1 I+ h8 x
28( x  n9 P. a/ R' _8 U' [* m# g
≥31.5
3 n9 D- s8 u5 b
介电常数5 ?: w7 b, D; z
3.67 y! H+ h2 Q9 p# w/ I
3.652 ?, I8 Q( V* }6 c6 X; B# b1 f0 I
3.95
5 M; N) T! `, J$ T9 M3 C2 G' }		3.95
" b* H% H, [$ U- U		3.65- [# a6 x6 Q& a1 `
4.2  @$ J- u! I8 x& J* b
3.95; S! l, ^8 @7 A% B9 m' W5 r9 B: B
3.95
7 x" B: b/ m* t$ F% h. M2 B+ |		4.2
4 r2 `/ o; K+ \. R5 |2 w		4.16 t* z, G* d; n
4.2
- [7 T3 Y8 \' O9 H		4.2* [( B" {$ z8 P8 d* F9 G3 B1 R8 e

1 ]3 w  e: J7 F% i  J多种半固化片组合的介电常数取其算术值。各种板材的介电常数根据其半固化片的组成计算板材的介电常数。（Rogers板材
) S, B1 Z$ V( ?Rogers4350板料介电常数3.48；Rogers4003板料介电常数3.38；Rogers4403半固化片介电常数3.17）
8 w# j1 b/ o* e( _6、 铜厚度计算/ E$ O- t, c2 q! t7 O

$ Y9 z3 i7 |) ~0 A: f1 ^5 t外层铜厚
- \8 [2 T2 U- X1 `( P
外层基铜铜厚（um）
12
18
35
计算铜厚（mil）
2.0
2.2
2.9

, _2 Y; ~2 A* s0 M! b( ~内层铜厚
/ n1 H" T9 a( c
内层基铜铜厚（um）
18
35
70
计算铜厚（mil）
0.65
1.25
2.56

& Q1 Y. p  K8 b- [& p+ w7、
! y  F# e. D* _, A$ ^线宽间距：
' f* m" G! `; F; v- u* I
基铜厚
上线宽（mil）
下线宽（mil）
线距（mil）
内层 18um
W0-0.1
W0
S0
内层 35um
W0-0.4
W0
S0
内层 70um
W0-1.2
W0
S0
外层 12um
W0-0.6
W0+0.6
S0-0.6
外层 18um
W0-0.6
W0+0.7
S0-0.7
外层 35um
W0-0.9
W0+0.9
S0-0.9
& A# t4 v$ \% @6 U+ Q8 S
（注：其中W0为客户设计线宽，S0为客户设计线距。）
* X  Y$ y5 x5 Y8、! v7 B# Q* D. w, H
外层阻抗计算：
2 E3 s7 S0 P9 l# H+ X单端：成品阻抗=光板设计阻抗*0.9+3.2, x1 _2 K+ y% T
差分：成品阻抗=光板设计阻抗*0.9+3.27 v/ t( g6 I5 V) p9 ?! `- O- G

, g9 D9 P8 s3 y8 }3 D- {  k1 u[ 本帖最后由 allen 于 2007-9-1 11:42 编辑 ]
作者: forevercgh    时间: 2007-12-22 12:17
介电常数怎么只有4.2以下的？/ D9 f% K: p( ?- g: q) P
FR4也是4.3～4.6啊，范围之外的这个文档如何处理？
作者: wzh6328    时间: 2007-12-22 19:17
这些东西不可以向PCb厂要吗?而且Fr4的电介常数一般不是取4.5吗?
作者: 只影年深    时间: 2016-7-7 09:14
怎么用呢
作者: 7878678    时间: 2016-7-7 20:54
5 L- u" m" q. l2 V$ _' n7 f, _
怎么用呢
作者: image711    时间: 2016-7-8 21:28
挺好的工具
作者: wl964423    时间: 2016-7-15 15:42
整理的很好，谢谢分享
作者: xiaoxiaoya    时间: 2019-12-5 11:26
看看



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2