EDA365电子论坛网
标题:
PCB Layout Reference疑问
[打印本页]
作者:
athansor
时间:
2016-8-25 17:54
标题:
PCB Layout Reference疑问
英文原话是这样的：
Y/ c0 p1 N7 b( M' J
! R- p u" X! Z
note to keep all signal traces in same trace delay and impedance
# y* F9 _3 k4 w: ^" ]6 t* E
9 w8 w( ~3 {2 [0 r4 h9 S8 |7 n
这句话得怎么理解？是走线时要保持同样的延时和阻抗？
: q, F. D( I; O7 J. e' x- \: Y
“trace delay”指的是什么？
. k0 k8 Q+ [: r) ?) }
3 i0 f, W+ |1 a) ~" t
作者:
wwddss_1976
时间:
2016-8-25 20:20
走线时延
作者:
dzkcool
时间:
2016-8-26 08:04
等长、阻抗一致。
作者:
partime
时间:
2016-8-26 13:21
delay就是延时。意思是，保持一致的走线延时和阻抗。
作者:
athansor
时间:
2016-8-29 16:21
谢谢
( b2 Z. I4 z$ [ h4 L
作者:
athansor
时间:
2016-8-29 16:21
谢谢
- d! z" \% v& ]8 E
作者:
岁寒三友
时间:
2016-8-30 14:53
实际体现在PCB上就是线宽一致（即保持阻抗一致），走线长度一致（即等长处理保持时延一致）
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
