EDA365电子论坛网

标题: PCIE的TX信号上串联0.1uf的电容，但是RX信号上串联0欧姆的电阻，想问问各自的作用 [打印本页]

作者: daishaobin 时间: 2016-6-27 18:55
标题: PCIE的TX信号上串联0.1uf的电容，但是RX信号上串联0欧姆的电阻，想问问各自的作用
大家好，小弟最近在看PCIE的电路图，发现PCIE的TX信号上串联0.1uf的电容，但是RX信号上串联0欧姆的电阻，小弟在这里想问问电阻和电容的作用和他的值的选择及摆放位置都有啥要求？谢谢！

作者: ykwym 时间: 2016-7-1 10:43
一根信号线上只要一个电容，如果没有连机器靠TX放置，如果有连机器，放在TX侧的连机器附近。

作者: yjj198709 时间: 2016-8-25 14:31
本帖最后由 yjj198709 于 2016-8-25 14:32 编辑

这应该是设计预留，关于放置位置有人针对TX和RX端进行过眼图比较，放在TX端比较好。如果有一端（HOST/DEVICE）的TX未放置0.1uf电容时，也可以试着在(DEVICE/HOST)RX端放置，这是一个补救的方法，具体的效果看测试而定。

作者: yjj198709 时间: 2016-8-25 15:49

yjj198709 发表于 2016-8-25 14:313 S( Q& r4 o K$ W/ Q
这应该是设计预留，关于放置位置有人针对TX和RX端进行过眼图比较，放在TX端比较好。如果有一端（HOST/DEVIC ...

在补充一下，去耦电容值得计算，有个经验公式：Cmin=7.8*NUM * Tc/R
其中NUM为最大连0和连1比特位的长度，Tc为每比特位的数据周期，R为负载阻抗（一般为50ohm）。
一般使用为0.01uf-1uf之间，由于0.1uf基本可以cover到10G的应用，所以常选取0.1UF。
其中需要考虑的有频率和电阻的ESR，ESR一般选取0201和0402封装，ESR较小，阻抗方面比较OK。
下面是一个帖子，里面有狗版主的回答，你可以看看。板门弄斧，回答不好，轻拍。。。
https://www.eda365.com/forum.php? ... amp;_dsign=a15d85f5

作者: daishaobin 时间: 2018-2-12 08:49

yjj198709 发表于 2016-8-25 15:492 R7 v( Z o9 y3 H* c+ C
在补充一下，去耦电容值得计算，有个经验公式：Cmin=7.8*NUM * Tc/R# \& I4 J3 ]+ W7 o- F
其中NUM为最大连0和连1比特位的长度 ...

学习了，谢谢分享

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)