xeon 发表于 2016-5-27 11:390 h, s: h, b3 o
根据经验,DDR出现问题主要是上电时物理层初始化通不过,原因包括:
1、电源有问题。如供电电压不对,参考 ...
xeon 发表于 2016-5-27 11:398 ?8 A! S/ q4 l7 x
根据经验,DDR出现问题主要是上电时物理层初始化通不过,原因包括:0 d4 l2 u- e) H# o
1、电源有问题。如供电电压不对,参考 ...
HOHO 发表于 2016-5-31 15:44$ b3 E- u* C- u1 B* c7 s
频率多少,降频试过吗?
ljzyhjbfwh 发表于 2016-5-31 17:36
是否可以跑training看一下,看fail在哪个地方。
980155498cai 发表于 2016-6-4 22:22- h3 I: l1 g. ^/ ?1 b# {
最后确认为FPGA的问题目前正在修改这部分,
happycrab 发表于 2016-6-13 16:072 k& W& _5 B, L# T* q
怎么确认的呢?
584511743 发表于 2016-6-19 13:03
上图,没有layout,是不知道具体的原因的
libing86910 发表于 2016-8-23 01:05- s! N7 E! T. m" ], v* }
我见过BGA整个飞线的,一般片子的冗余度还是比较高的,只要不是太过分
980155498cai 发表于 2016-8-23 21:35/ e9 E( P+ P9 _# Q8 c0 _5 W
感谢你的回答,这个问题已经得到了解决,谢谢
980155498cai 发表于 2016-5-29 13:09
等长和走线均无问题,也没有跨分割现象,端接匹配的是50Ω的,不知道是不是应该接36Ω,焊接的话目前没有办 ...
laolang188 发表于 2016-9-13 04:12
要看你的控制器是什么要求了,端接50欧姆不多见,一般都是39欧
djadfas 发表于 2016-6-6 12:29
都回答的什么玩意?
很明显是DDR配置文件有问题
djadfas 发表于 2016-6-6 12:29
都回答的什么玩意?) I) R' u2 V$ N h# ~# ]
很明显是DDR配置文件有问题

| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) | Powered by Discuz! X3.2 |