EDA365电子论坛网

标题: 1000M网口丢包 [打印本页]
作者: yiting7466    时间: 2016-5-18 11:10
标题: 1000M网口丢包
请教测试1000M网口是丢包严重，100M是稳定的。看了PCB，4对差分线其中的2对对内线长，相差将近20mil。之前一直有个概念，差分对内线长±5mil,不知道这个会影响吗？这在现有板上也验证不了。有遇到过吗？1 g; ]0 b, X5 k+ o. Y8 ^1 h
作者: bluskly    时间: 2016-5-18 11:15
理论上来说是需要4对都严格等长的。如果你这个丢包严重，我觉得不是这个的问题。第一：你用的PHY是什么芯片。第二：出来接的交换机是啥交换机？我觉得不是等长问题影响了丢包。
作者: yiting7466    时间: 2016-5-18 11:53
bluskly 发表于 2016-5-18 11:15. f0 r# ?) K; [, j7 Y
理论上来说是需要4对都严格等长的。如果你这个丢包严重，我觉得不是这个的问题。第一：你用的PHY是什么芯片 ...
3 O" I- G" U! k1 s9 }
PYH是AR8035，单板与电脑ping。我这个板与另一块板的方案是类似的，不同的是我没有用RJ45，是用外置的变压器+插针。插针再用一个小的转接板转到RJ45连接电脑。那块板是正常的，不会丢包。- h) k$ L+ n& i7 O( n; M6 w
作者: tony123    时间: 2016-5-18 12:09
你可以测测波形，看看到底是不是信号质量问题严重造成的。
作者: yiting7466    时间: 2016-5-18 12:34
tony123 发表于 2016-5-18 12:09/ L$ E3 C% H$ z1 @' j
你可以测测波形，看看到底是不是信号质量问题严重造成的。
' S, N, V1 }( L! u4 K
测试了PHY与主芯片的信号质量，没有明显的问题（与之前的板相比），但是Rx_clk有些抖动，在750ps; Tx_clk与Tx_D的建立时间（小于规格书要求）保持时间（大于规格书要求）和规格书不符，好板也是不满足。PHY到接口的差分信号还没有测，没有差分探头，下午试试用2个单端探头测一下。多谢你的建议。8 Z$ w. U" Y0 e4 Z
作者: tony123    时间: 2016-5-18 13:04
其实这种信号一般不会有很大的问题。你这个测试出来的时序，会与很多问题有关，不一定准确。以前遇到过隔离变压器质量问题造成的。
作者: yiting7466    时间: 2016-5-18 17:20
tony123 发表于 2016-5-18 13:04
: a2 l! g; ?1 _0 Z其实这种信号一般不会有很大的问题。你这个测试出来的时序，会与很多问题有关，不一定准确。以前遇到过隔离 ...

: K, s8 n& i4 H隔离变压的质量问题，怎么发现的？求教。因为手上只有HX5020NL这个，没有其他料替代的来试，这个物料是其他同事使用过，推荐的。
7 Z6 n& t8 N! B
作者: xhy_hard    时间: 2016-5-18 23:27
你的phy的四对线走多长？ar8035是实现千兆没问题的。更换变压器试试。问题，解决了说一下
作者: Projectaker    时间: 2016-5-19 09:07
走线这个问题是问题的话，你没法做对比的来说是别的问题所引起的。麻烦...一般走线不要马虎，能让其尽可能的完全等长就等长。
作者: tony123    时间: 2016-5-19 09:24
xhy_hard 发表于 2016-5-18 23:277 I! k/ F; K6 ^6 Q! S9 O% c
你的phy的四对线走多长？ar8035是实现千兆没问题的。更换变压器试试。问题，解决了说一下
! g) l4 L  ]* p& }" D+ e5 `
以前这种是变压器不是同一批次。你可以手焊一个新的试试。$ N7 s: j6 d* h6 u/ ?. e" w7 [( e& O
) z5 w6 \! E3 w: n$ a% e
+ O: t. m& I# M1 e
作者: yiting7466    时间: 2016-5-19 14:39
xhy_hard 发表于 2016-5-18 23:27
& ]7 E7 p' J% H$ G' Y8 w你的phy的四对线走多长？ar8035是实现千兆没问题的。更换变压器试试。问题，解决了说一下
2 K- M& o  i" l  D
4对差分线，分为2段，总线长在750~900mil之间
) x) P* N% m' N. G1 p( k9 Z
作者: 705621057    时间: 2016-5-19 17:40
4对差分线的等长误差在100-200mil以内，其实都是可以接受的；个人建议直接将8根网线飞到变压器的一次侧，排除因为转接板造成的连接不牢靠的问题；其次，测量一下PHY的主时钟有没有问题，由于100M稳定、1000M不稳定，所以怀疑是不是PHY的主时钟的抖动太大，造成在1000M对接的时候，整个IC的工作状态异常；在测量一下PHY的各个电源的纹波是不是太大了，检查你的PCB在电源的处理上供电有没有给够；方便的话，将你的PHY电路的原理图和PCB都贴上来，大家可以帮你分析一下
作者: huo_xing    时间: 2016-5-24 10:47
       最近我也在调试一个交换机，和楼主遇到的问题差不多，第一版变压器放在转接板上，phy出来的差分经过3cm的针与子板变压器相连，结果连百兆都丢包严重，但是手工飞线将变压器调整到母板后百兆基本解决问题，现在准备安排改板  ~  c1 e1 f' m) i. E. U$ R
     不知楼主问题是否解决，能不能提供下解决方案
作者: huo_xing    时间: 2016-5-24 10:48
       最近我也在调试一个交换机，和楼主遇到的问题差不多，第一版变压器放在转接板上，switch出来的差分经过3cm的针与子板变压器相连，结果连百兆都丢包严重，但是手工飞线将变压器调整到母板后百兆基本解决问题，现在准备安排改板
1 z7 ~- g+ j0 p- e7 H( i  l     不知楼主问题是否解决，能不能提供下解决方案
作者: yiting7466    时间: 2016-5-24 12:27
谢谢大家的回复，把输出的变压器前的差分线间的100Ω电阻加上后，测试了两片板，没有丢包了。前后对比，差分线信号测试(变压器前)，加了电阻后的电平值提升了由之前的2.5V左右，到3.3V。按理来说这个芯片本该就是输出2.5V电平信号的，不知道为什么？望各位能帮忙分析一下，谢谢！



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2