EDA365电子论坛网

标题: 请教一些仿真的问题 [打印本页]
作者: huangbin1984    时间: 2008-11-4 16:16
标题: 请教一些仿真的问题
最近刚开始学习PCB仿真，遇到很多不懂的地方，特来请教各位大虾~
/ u, {4 d/ ]  z" M# O& \9 m7 \: u" Q: Y2 t% U9 a
1.信号的过冲和下冲：4 X  J" Z3 v8 n9 J; E$ h3 z
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？6 g, T( t3 X3 y0 v* C
下冲的要求是不是以不跨越阀值为标准？
" p) H0 Z8 H- w' ]3 w* _8 c8 p4 v
2.时序问题：
( W  Z# q6 J! r; [SDRAM的时钟信号一般是从ARM或FPGA等CPU芯片提供，而CPU芯片的时钟又是由晶振或钟振提供，那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
& L6 k" k1 g+ r, I5 M0 c# N: _" A. Q( g
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？驱动端到接收端的Tflight多少才是合格的呢？/ \& X6 [$ c1 k2 `8 T, R8 t
( ?5 s, Q# l! @" ?3 H$ V; z! o
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？
作者: liqiangln    时间: 2008-11-4 18:08
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：
$ {; U4 K2 b' Y" P* S5 h电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。7 j, d% B. ?" ?3 q9 n( _

4 s2 X/ R! P; b4 R* g那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？$ q3 z# _  |+ a: {8 E5 E
：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。6 g  Q$ J( h% K7 m  F/ ?# s4 u/ M
0 H4 L% d: b7 i2 E( v

/ B- X  {( N7 n. i用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。6 A8 n2 E$ N% O0 _4 [& O" J

! I2 p. _# @% C4 p& x$ Z   X9 {6 T7 G1 M: E! C, g( E% U# U
驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。
% X$ j2 ^+ m9 f4 t: w! g! d7 s. C, {) ?! P. d$ O# g
1 Y) [+ q; ]$ V/ s* t
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0.
作者: forevercgh    时间: 2008-11-5 20:34
hyperlynx所能得到的就是buffer delay。
! F$ c' y  R8 D6 N9 N: }; gTco是由包含内部逻辑延时的。IBIS反映的只有buffer信息。
3 x3 |; w9 \, c# {0 H不仅hyperlynx不能仿真出Tco，其他SI仿真工具也不行# i8 u: m3 T; z% d5 k
当然如果你有spice模型就可以得到Tco。而芯片厂商提供的Tco参数是通过实际测试校准得到的。
作者: huangbin1984    时间: 2008-11-6 09:27
谢谢两位斑竹的解答~



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2