EDA365电子论坛网
标题:
请教一些仿真的问题
[打印本页]
作者:
huangbin1984
时间:
2008-11-4 16:16
标题:
请教一些仿真的问题
最近刚开始学习PCB仿真，遇到很多不懂的地方，特来请教各位大虾~
0 N# c2 k% [ O' i
/ o/ j R( a/ B. {3 O) s/ `
1.信号的过冲和下冲：
" p4 w" }+ C1 ]
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？
% W( x" Y. t2 a! O; k( Q
下冲的要求是不是以不跨越阀值为标准？
" q* S. K& J( b1 R7 i
; y( z/ f$ I8 X! l
2.时序问题：
: s0 ?0 ^# g8 ?8 z1 X) S, U
SDRAM的时钟信号一般是从ARM或FPGA等CPU芯片提供，而CPU芯片的时钟又是由晶振或钟振提供，那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
5 v3 O# K, K. j, u$ {
+ D5 S4 ^) G& _- T8 g* N
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？驱动端到接收端的Tflight多少才是合格的呢？
6 l- W# |4 T; m; i0 Q s G! A
# v9 l1 U/ k/ f- u
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？
作者:
liqiangln
时间:
2008-11-4 18:08
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：
; U* y- m* I6 k1 P2 O: Q
电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。
! ?) I4 y; Z3 {0 r1 Q
/ N1 h1 I% o- ]. T, Z \3 O; v# {# ]
那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
! q7 U7 q( z8 } ^: q& V
：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。
) ^- D+ `+ c" @: G. d! o
, @# _8 i. b L! p
) R! M$ M/ X, ]( P' P
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。
6 q- @* ~2 J. z( i
b, G6 k" b, ]5 N3 E- D9 F# J
' {9 x5 v) g( Z |
驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。
4 x, [ N& h I* a4 @! [
: n( |, F- k) h. |! D- S
9 g9 P, }* ?4 @/ ?) t
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0.
作者:
forevercgh
时间:
2008-11-5 20:34
hyperlynx所能得到的就是buffer delay。
/ V m$ z1 n- l- o& V; L
Tco是由包含内部逻辑延时的。IBIS反映的只有buffer信息。
* U& Z! y6 |6 ^
不仅hyperlynx不能仿真出Tco，其他SI仿真工具也不行
5 R/ ]$ C0 ^5 A! K. j% G- P% }
当然如果你有spice模型就可以得到Tco。而芯片厂商提供的Tco参数是通过实际测试校准得到的。
作者:
huangbin1984
时间:
2008-11-6 09:27
谢谢两位斑竹的解答~
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2