EDA365电子论坛网

标题: 请教一些仿真的问题 [打印本页]
作者: huangbin1984    时间: 2008-11-4 16:16
标题: 请教一些仿真的问题
最近刚开始学习PCB仿真，遇到很多不懂的地方，特来请教各位大虾~9 i) B3 H7 M# v3 T! |5 x

* a  _! n- |- a1 B1.信号的过冲和下冲：9 {8 e: b3 w2 y% z# H0 i: T# ]
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？
" U! s6 ?) l+ r下冲的要求是不是以不跨越阀值为标准？
0 o! Q1 P9 x/ M( x5 l' N6 q, f9 `
/ \: M! Y3 S1 n7 x; Y3 G# q2.时序问题：
5 R% d6 S2 ]7 e2 F' S& [SDRAM的时钟信号一般是从ARM或FPGA等CPU芯片提供，而CPU芯片的时钟又是由晶振或钟振提供，那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？/ }; k( I( K. l7 @' e7 Y5 l

: ^6 B! k: z- L/ T/ q4 O用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？驱动端到接收端的Tflight多少才是合格的呢？* z. s2 S! u# |4 k9 z, Z4 y2 C( I
* o' s4 H! x6 o: n0 V
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？
作者: liqiangln    时间: 2008-11-4 18:08
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：
" _! A6 o* `) q: p- v" n6 a; K电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。/ F% T' T) h0 ^) R3 K$ [6 b
8 Z0 s) x7 c+ [
那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？% b; M* n2 Q6 ]+ O. u3 V* i
：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。
7 _# f3 K1 G+ t3 \2 B6 E) {' o# q$ U& \, G! x' r9 W

/ Q+ p! Q" a0 Y/ C用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。2 ^' ~+ m2 o$ g' P
) \7 Y- s$ W* P
. X3 a. h5 c3 @8 H- P) S* a
驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。
8 i/ C3 p6 C# e1 j! m
& G8 k; |+ |" S# q5 h( j
* m; ?( h. w5 L0 x: }数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0.
作者: forevercgh    时间: 2008-11-5 20:34
hyperlynx所能得到的就是buffer delay。
  D( j3 U4 O3 Q7 A% o% qTco是由包含内部逻辑延时的。IBIS反映的只有buffer信息。
: V/ a. g6 }# t# {) t不仅hyperlynx不能仿真出Tco，其他SI仿真工具也不行
" S" `2 r! ~: q0 G" `当然如果你有spice模型就可以得到Tco。而芯片厂商提供的Tco参数是通过实际测试校准得到的。
作者: huangbin1984    时间: 2008-11-6 09:27
谢谢两位斑竹的解答~



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2