EDA365电子论坛网
标题:
请教一些仿真的问题
[打印本页]
作者:
huangbin1984
时间:
2008-11-4 16:16
标题:
请教一些仿真的问题
最近刚开始学习PCB仿真，遇到很多不懂的地方，特来请教各位大虾~
2 p$ l# `8 J: m
9 Z1 A% }: [) z' C
1.信号的过冲和下冲：
( ^1 H8 ?- _7 I. X( _
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？
, j$ Q- \. p9 J1 t7 P" H; [
下冲的要求是不是以不跨越阀值为标准？
& W6 d5 Z% j" p9 ^# Q0 h8 h
& E' y1 N! H6 X) M
2.时序问题：
# i {, b$ O8 W. `: i
SDRAM的时钟信号一般是从ARM或FPGA等CPU芯片提供，而CPU芯片的时钟又是由晶振或钟振提供，那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
6 w4 h" N+ j/ @0 n
3 C3 V& }: o8 b) W/ V
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？驱动端到接收端的Tflight多少才是合格的呢？
. v' E3 N" t# G6 w. y4 t2 m. E
: }, T' k9 k9 B3 c
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？
作者:
liqiangln
时间:
2008-11-4 18:08
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：
. m8 f5 i0 t& V; }
电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。
8 S( Q4 w6 X: k8 F9 P7 I! W
6 b; X1 Z: }* U8 o" Z+ h
那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
8 A3 w3 i: s: [; G) \) L+ o
：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。
! T* m/ p/ d! r# I$ V
, R5 q6 ~7 _. H* E8 r' I. L; p- h
+ z, B A; Q5 X$ [: w! N* U% f
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。
3 g; u8 W3 x/ E3 O
6 | ~, p e( `- H
) K* y" ~* e) d2 b5 @
驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。
) h, n, |, I( v" ~4 ]" N I. d6 d
" e% f. E: S8 I. ]/ U- Y) }
3 Q7 i: P3 X( Q0 D3 L
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0.
作者:
forevercgh
时间:
2008-11-5 20:34
hyperlynx所能得到的就是buffer delay。
' B& M+ z$ m8 p6 q
Tco是由包含内部逻辑延时的。IBIS反映的只有buffer信息。
/ j# a$ G7 r, l; m/ u- N
不仅hyperlynx不能仿真出Tco，其他SI仿真工具也不行
) c, `, m) V# e5 B* U
当然如果你有spice模型就可以得到Tco。而芯片厂商提供的Tco参数是通过实际测试校准得到的。
作者:
huangbin1984
时间:
2008-11-6 09:27
谢谢两位斑竹的解答~
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2