EDA365电子论坛网

标题: 求助，原理图位号重排之后更新网表到pcb就乱了 [打印本页]
作者: fh3953    时间: 2016-3-5 12:36
标题: 求助，原理图位号重排之后更新网表到pcb就乱了
这个板子之前做过一板，然后这一板加了很多东西，都是从别的工程里直接copy过来的，然后位号就乱了。0 Q! J# X* v( W, i
现在lay完了板子，把原理图位号重排一下，然后更新到pcb就成这样了，元件各种飞，网络乱成一锅粥了，还好我文件都有备份。
( ^) Z- T$ @, }- f0 P不知道这是我操作问题还是怎么的，会出这种情况。
: n; n1 _1 S+ ^  Q5 D有没有什么办法可以重排位号之后正确的更新到pcb？

1.png (39.06 KB, 下载次数: 9)

1.png

2.png (282.95 KB, 下载次数: 19)

2.png
作者: Projectaker    时间: 2016-3-5 13:29
你这是玩呢？位号乱了那肯定会如此，网表都存在不同，那对应不上肯定cline么了，有变化的全飞。做任何操作，记得要备份。
作者: fh3953    时间: 2016-3-5 14:27
Projectaker 发表于 2016-3-5 13:29
" F  G9 R1 T% M- J) C; d% }  e你这是玩呢？位号乱了那肯定会如此，网表都存在不同，那对应不上肯定cline么了，有变化的全飞。做任何操作 ...
- s! j3 Y3 V9 R8 ]9 X$ j
我以前在别的文件里试过，重排位号之后更新到pcb，pcb位号也能正确更新，不知道为什么这次不行。
; }+ p' O" Q7 l7 \8 j0 c/ t* S. R另外，文件我是有备份的。现在的问题不是文件被打乱了，而是不知道怎么才能重排* `# b( p4 s* W3 \3 s  C& k
作者: zqy610710    时间: 2016-3-5 15:04
pcb 可以重排位号反标到原理图，原理图重排位号怎么更新到原理图呀，都是通过网表导PCB的，不清楚有没有这样的skill
作者: fh3953    时间: 2016-3-5 15:15
zqy610710 发表于 2016-3-5 15:049 v- x; Q' @! A6 {/ P* ^9 |6 A
pcb 可以重排位号反标到原理图，原理图重排位号怎么更新到原理图呀，都是通过网表导PCB的，不清楚有没有这 ...

+ H) f' l3 |6 ?# e) O5 [pcb重排位号我试过，位号的前缀都变掉了。8 `: j+ @3 S" z) z/ S4 N3 D
那个位号前缀好像是根据封装来的，而不是根据原理图的前缀来的。1 A# Q7 @8 E6 u+ \9 y+ p8 W: Q7 @
电阻都变成U开头的了...
5 X" z3 d6 ?1 `' n2 A
作者: Projectaker    时间: 2016-3-5 16:20
这个等待最佳答案吧！朋友
作者: jyl518    时间: 2016-3-5 17:28
也想知道原因
作者: bashao    时间: 2016-3-5 18:24
恢复你的PCB，反标回原理图  看看 ，现在你的原理图位号都变了   再怎么导都还会出现这样的问题
作者: ms642799785    时间: 2016-3-5 20:33
1 e& L  S4 T2 W4 R! }# P+ r4 {" d
也想知道原因
作者: jingjisong    时间: 2016-3-5 20:45
希望有解决的方法。我一般是不选全部重新编号，后面添加的自动编号。。。。
作者: ms7021    时间: 2016-3-5 23:08
没碰到过，我也是原理图更改后更新到网表，不过很少进行重新编号再更新
作者: longzhiming99    时间: 2016-3-6 09:01
Projectaker 发表于 2016-3-5 13:29
- D5 `, m# K# m/ S) ?你这是玩呢？位号乱了那肯定会如此，网表都存在不同，那对应不上肯定cline么了，有变化的全飞。做任何操作 ...

1 ~, {4 }' f1 V0 N1 P; ?6 n1 Q 谁说改位号就一定会乱？基本上不乱好不，楼主遇到乱的板，我也遇到过，最后我找到问题点了，哈哈哈3 o! |+ y& u2 ?' r
作者: longzhiming99    时间: 2016-3-6 09:12
Projectaker 发表于 2016-3-5 16:20/ M8 o; K7 B* f, l6 {3 B) x
这个等待最佳答案吧！朋友

. [( @3 N) a" k1 A: H8 w- K很多人遇到过，但次数不多，始终不知其原因所在，原因是PCB上有fix属性的东西，任何东西！有了fix就会更新不正常，被fix的东西打乱了。更新前先去掉所有fix的属性，这样你怎么重导网表器件都不会飞走。。。。: o) ~8 K6 _" f. o- O8 d+ l
作者: zqy610710    时间: 2016-3-6 10:23
上楼说的就算Pcb器件不飞，那网络全变了，那也得重新布局布线呀！
作者: partime    时间: 2016-3-6 15:02
用原来的brd文件反标到HDL里面去，然后，让DE在这个基础上做原理图。不是你麻烦，就是他麻烦
作者: fh3953    时间: 2016-3-6 19:07
longzhiming99 发表于 2016-3-6 09:121 n+ A) {5 j& I" f8 n
很多人遇到过，但次数不多，始终不知其原因所在，原因是PCB上有fix属性的东西，任何东西！有了fix就会更 ...
5 C# i/ u: U% R. Z' X( E
多谢提醒，不过我好想没有fix的器件啊。。。明天上班再确认下) {% I6 s" ~) r1 q6 M/ _
作者: fh3953    时间: 2016-3-6 19:11
partime 发表于 2016-3-6 15:02! A, M" h6 Q6 S( ]
用原来的brd文件反标到HDL里面去，然后，让DE在这个基础上做原理图。不是你麻烦，就是他麻烦

9 V) U" v8 r% J/ c; U然而并没有你和他，只有一个我..../ {% [6 ^6 e- O, c! X
小公司的硬件就是全包啊全包。
  {  E0 H6 D$ k: v% t& K/ t还有就是我在brd里面重排位号，位号的前缀都会变掉，电阻都变成U了，这个怎么解决？是不是得在器件封装里面改？' l; a% y/ H& I4 ~0 ?
作者: TCCZY    时间: 2016-3-7 08:47
变了是正常的，位号变了，导致网络也跟着变，一般改版修改原理图，我们都是建议客户，在原来的原理图上手动添加位号，不然以前的板子基本上都是不能用！
作者: longzhiming99    时间: 2016-3-7 09:19
fh3953 发表于 2016-3-6 19:07
  J% [0 b" e) p$ }多谢提醒，不过我好想没有fix的器件啊。。。明天上班再确认下

9 \0 Q$ @6 r4 v) v; v包括走线也不能fix，我是在17.0版本上验证的。以前用16.5也遇到过。
  l; Y- `  K4 S! U$ E
作者: fh3953    时间: 2016-3-7 09:32
longzhiming99 发表于 2016-3-7 09:198 G- K  Z9 z0 t& P' N0 B- F. u% ^
包括走线也不能fix，我是在17.0版本上验证的。以前用16.5也遇到过。

. h9 ]" n& o* c2 p' ~" h我今天看了，不是这个问题，这个板子没有结构要求，我没有fix任何东西
作者: lxh19861215    时间: 2016-3-7 11:20
在PCB里面重标，然后反标到原理图中。参考附件反标的文档. allegro重新编号，反注到原理图枫亭阁新浪博客.pdf (763.03 KB, 下载次数: 46)
作者: fh3953    时间: 2016-3-7 14:31
lxh19861215 发表于 2016-3-7 11:205 a8 I* j3 |- `3 _/ v( H5 U9 N
在PCB里面重标，然后反标到原理图中。参考附件反标的文档.

3 p6 v/ q- x* ^* ]多谢！之前没勾preserve currente prefixs，所以重排一直有问题。现在重排可以了，但是回注的时候提示Unable to read physical netlist data.. r: I1 ^5 i1 z6 Z" x6 G
求解，这个怎么破？
" Y  v7 B2 ?4 s* Z9 N  R: N
& N( d# J% p! P/ H下面是log，能否帮忙看看，谢谢！
) \, ^8 e' G5 T8 ]* L7 n+ p; t: }4 C% v3 m+ N5 H$ ]/ Q$ Q' u
Spawning... "E:\Cadence\SPB_16.6\tools\capture\pstswp.exe" -swp -d "D:\SPB_DATA\6735\YYW-M-6735-DEV-10-20160306.DSN" -n "D:\SPB_DATA\6735\ALLEGRO" -s "D:\SPB_Data\6735\rename.swp" -c "e:\Cadence\SPB_16.6\tools/capture/allegro.cfg"  -hpath "HPathForCollision" -backwd
+ x9 B! r+ ?/ D% zunzip:  cannot find either feedbackview.cdsz or feedbackview.cdsz.zip.
8 Z1 c& e, ~5 ^) v, K% iINFO(ORCAP-36108): Starting the Swp file dumping process ...! r6 K: R: m) r4 Z% ]2 W
Loading netlist files ...- J% X! p$ k; O) n
Loading... D:\SPB_DATA\6735\ALLEGRO/pstchip.dat9 b$ _. _5 ?. r. X: b
# _1 ]: s& s$ y5 b6 D
Loading... D:\SPB_DATA\6735\ALLEGRO/pstxprt.dat
  ^# A: p& o. e* N& N+ G& B9 \5 X5 K4 A/ P
Loading... D:\SPB_DATA\6735\ALLEGRO/pstxnet.dat
2 r0 G4 P# W' Z& _/ _packaging the design view...Loading physical design view ...Loading... D:\SPB_DATA\6735\ALLEGRO/funcview.dat
2 {; L5 R/ x7 F' ~9 s' y9 T#549 ERROR(SPCODD-549): No physical part found for COMP_DEVICE_TYPE=PJ-393_PJ-393_PJ-393, regenerate the netlist to sync with Allegro board.
/ M& j0 p5 c& o2 g6 x              ERROR(SPCODD-516): Line Number: 178
% U. ]& n1 Z0 F7 j- h" q, D' b#1 ERROR(ORCAP-36027): Unable to read physical netlist data.
, D0 j, S5 k) C2 t, O$ e9 G( H+ c#2 ERROR(ORCAP-36025): Aborting Swap file creation... Please correct the above errors and retry.  w3 y% m1 e6 p- r: v. D

- S' ]& o1 U1 L. H" nExiting... "E:\Cadence\SPB_16.6\tools\capture\pstswp.exe" -swp -d "D:\SPB_DATA\6735\YYW-M-6735-DEV-10-20160306.DSN" -n "D:\SPB_DATA\6735\ALLEGRO" -s "D:\SPB_Data\6735\rename.swp" -c "e:\Cadence\SPB_16.6\tools/capture/allegro.cfg"  -hpath "HPathForCollision" -backwd
4 b& o% N" X  [. ^INFO(ORCAP-32005): *** Done ***' F; R" S* v; E. @
. T; u5 T; F5 U5 w9 l
2 q1 `, m- l  I0 ~) X* z1 v0 ?0 G

$ B) B) x& e  ^% l& G" z7 C; }. t  e. G
作者: fh3953    时间: 2016-3-7 14:36
fh3953 发表于 2016-3-7 14:31
0 I4 v+ N" a6 t5 W8 V7 ~6 ?多谢！之前没勾preserve currente prefixs，所以重排一直有问题。现在重排可以了，但是回注的时候提示Una ...

+ Y0 h6 f* \" V6 `9 n搞定了，出这错误是因为重排后的pcb没保存，现在可以了。) i5 z4 x: z0 J& q: M

- w8 N- m+ t/ i6 X感谢楼上大大们的回复
* S# G" `% H. d" |
作者: lzh4774    时间: 2016-3-10 11:57
我也想知道，怎么解决这个问题！
作者: fh3953    时间: 2016-3-10 13:56
lzh4774 发表于 2016-3-10 11:576 V* X0 [7 p7 c3 {
我也想知道，怎么解决这个问题！

# W  E" F2 q4 p* X/ `! o现在看来是软件固有的问题，只能在pcb重排并回注了
$ S* @& G- Y3 t5 G
作者: frankyon    时间: 2016-3-10 13:56
试试把原来的PCB位号锁定~
作者: lzh4774    时间: 2016-5-25 09:24
只能回住了
作者: youngboy66    时间: 2022-1-10 21:27
fh3953 发表于 2016-3-6 19:11
  ^* j5 d3 l# |) {. _5 K" \' \3 R% L然而并没有你和他，只有一个我....
5 j; F9 P/ r/ S9 m6 B0 `小公司的硬件就是全包啊全包。
. `/ \# m; b+ [& i, b还有就是我在brd里面重排位号，位号 ...
# s( G  x5 z' h) b. ?& H2 i4 X
同求，我也遇到同样的问题
3 @! E; j2 {. S3 H3 o  G



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2