EDA365电子论坛网

标题: pcie AC耦合电容放置位置请教 [打印本页]
作者: xiaoyu19890210    时间: 2016-2-4 14:13
标题: pcie AC耦合电容放置位置请教
1.发送端和接受端都在同一个板子上，AC耦合电容应该放在哪个位置？
2 f  @' b6 o5 N5 g  k5 J% F6 t3 I# u; r0 Z) k
2.发送端和接受端在不同的板子上，AC耦合电容应放在哪个位置？
作者: 菩提老树    时间: 2016-2-4 16:43
1、一般都是靠近发送端发，但是也有靠近接收端放的，我们经常放在接收端；2 、放在靠近连接器的位置；仅供参考，其实没有多大影响
作者: xiaoyu19890210    时间: 2016-2-4 17:12
菩提老树 发表于 2016-2-4 16:432 e8 \7 w3 g6 K; M/ D
1、一般都是靠近发送端发，但是也有靠近接收端放的，我们经常放在接收端；2 、放在靠近连接器的位置；仅供 ...

) ~# \3 _- O, f/ m' o& y/ ?' l0 W十分感谢版主的回答，那：* C, F5 `& {( K) l: J5 g% j6 f, F
1.靠近发送端或者接受端，而不是中间，为什么？
* C. T- X$ ^+ @* D0 g2.靠近接插件放置，为什么？
作者: 超級狗    时间: 2016-2-4 22:40
AC Coupling
  E! R1 A' J: f- T. v: p  d/ sPCI Express signaling requires AC coupling between the transmitter and the receiver. The capacitor value must be between 75 nF and 200 nF. The 0402 package size and 100 nF value are recommended. The AC coupling capacitors should be placed near the transmitter of the device or the connector to minimize discontinuity effects.
( A1 J8 H& Q5 w2 r3 A1 e
9 V! I0 n4 Q0 ^
作者: 菩提老树    时间: 2016-2-6 11:41
xiaoyu19890210 发表于 2016-2-4 17:128 h1 }+ V/ L/ y
十分感谢版主的回答，那：3 d2 D" e+ ^: P: k" f. c) Q
1.靠近发送端或者接受端，而不是中间，为什么？) {* d% t, {  x5 |
2.靠近接插件放置，为什么？
0 A: R% v: t+ C6 p! R
2个问题都没有为什么，只是布线通道的问题和减少阻抗不连续距离的考虑，另外，我都说了位置没有明显的影响。至少从我的项目上来看没有什么影响，无太多理论依据3 p' r0 j9 m+ e- ?4 [( T, F
作者: xiaoyu19890210    时间: 2016-2-6 16:59
超級狗 发表于 2016-2-4 22:40
/ c$ i/ S5 ], X. o* [AC Coupling
- P1 F7 Z8 r/ J9 [/ WPCI Express signaling requires AC coupling between the transmitter and the receiver. Th ...

9 B9 g6 t/ G$ _2 Z多谢超级狗版主，看一些协议或者设计指导，总会有些建议但未给出原因，我就是特别想知道是什么原因，既然给出建议不会是毫无根据的，像这个pcie ac耦合电容，协议中说靠近发送端或者接插件可以减小阻抗不连续对信号的影响，可为什么呢，难道是仿真对比得出这样结论？请原谅我的固执。
作者: xiaoyu19890210    时间: 2016-2-6 17:10
xiaoyu19890210 发表于 2016-2-6 16:59# S: a5 c7 Y- s1 ?
多谢超级狗版主，看一些协议或者设计指导，总会有些建议但未给出原因，我就是特别想知道是什么原因，既然 ...

) P& K# I: B- }  W' Z" ~发送端breakout和接插件一般情况下都是会导致阻抗变大的突变区域，ac耦合电容一般情况下会导致阻抗变小，难道是因为这个原因要把阻抗变小的突变因素靠近阻抗变大的突变因素以中和阻抗突变的影响？' F& |' \: l6 t' I, Q
又或者是将阻抗突变的区域进行集中，有利于减少阻抗突变的影响？
作者: 超級狗    时间: 2016-2-7 23:40
) S, _7 \+ A+ a: s+ {4 X
用心思考一下，樓主可以的。
! @0 n; c/ @0 P* q$ ^
( \+ \9 ^8 [! y' T& t0 v8 i1 `: {7 H# f/ j" ]3 e  Z6 O
作者: xiaoyu19890210    时间: 2016-3-9 22:06
超級狗 发表于 2016-2-7 23:403 f9 U6 V' I+ G0 t$ J  h% i: L
  • 阻抗不匹配對高速訊號的影響是什麼？
  • 傳輸線阻抗大好，還是阻抗小好？
  • 不匹配點離發射端的遠 ...
    • ! K0 s/ Z: ?* X+ ], W
    阻抗变大突变有正反射系数，使得往前传播的信号幅值增加，在接受端接受端看到的是信号上冲，如果阻抗偏大的突变靠近接受端，那接受端的信号边沿可以更陡峭，尤其长距离传输时体现更加明显，有点像信号预加重？如果这个偏大的突变靠近发送端，就会导致这个上冲在信号上升沿延后一点位置，对信号上升沿没有啥帮助。ac耦合电容应该会导致阻抗变大，所以在不考虑接插件等因素，靠近接受端会让信号边沿更好，刚好弥补长距离传输时边沿的退化？
    / \: K: H6 B! W# D' [这么想对不？纯属个人瞎想，望狗版主指点，要是再能从您的粮仓里刨出点干货就更好啦。
    作者: 超級狗    时间: 2016-3-9 23:18
    本帖最后由 超級狗 于 2016-3-10 08:54 编辑 ; U- y' x+ V' H5 ~/ q9 Q) K4 C. Y2 V
    xiaoyu19890210 发表于 2016-3-9 22:06& Y3 L" q# A2 i% L! p" `+ p8 r3 S/ }
    阻抗变大突变有正反射系数，使得往前传播的信号幅值增加，在接受端接受端看到的是信号上冲，如果阻抗偏大 ...
    0 Y% {9 i1 q* V, q5 n3 O% G( r
    大哥講得沒錯啦！但可以想得再簡單些。
    # a+ l$ B( k9 @- x( Z
    ! y# g, f- [8 Z+ ]- l: k反射路徑短的話，反射訊號和發射訊號相位（Phase）差很小，可以視為同一訊號，對原傳送訊號產生的干擾最小。  r2 F4 n: W) x8 f

    + ~& h* _2 W) n5 k如果應用上有連接器，那連接器阻抗不匹配的反射是無法避免的。AC 耦合電容靠近連接器，同樣可讓二者的反射訊號相位（Phase）差很小，可被視為一次反射。而不是 AC 耦合電容反射一次，到了連接器又反射第二次。6 |0 u& L' ^; s' w) c% z0 j
    & d3 b' d. r  h/ Z
    僅為小弟愚見！( v& p$ g$ `& i5 e+ q
    . D0 {% f8 g; }" Z
    2 ?/ `7 Y/ Q7 |- S4 X$ k: T' E
    作者: xiaoyu19890210    时间: 2016-3-10 08:48
    超級狗 发表于 2016-3-9 23:185 o& |5 g! x& \1 q9 X  ^& }
    大哥講得沒錯啦！但可以想得再簡單些。: G* U+ B% Q1 X' _; G' @. q2 P  N
    3 n7 V: g/ I9 d* f4 @8 x
    反射路徑短的話，反射訊號和發射訊號相位（Phase）差很小，可 ...
    8 r3 K# y/ r. M8 S: G4 t9 r
    狗版主，您就不要逗我啦，我才是小弟，不对，是小小弟。关于信号反射和相位相关的概念以前没怎么在资料上看过，可否麻烦您从您的粮仓里翻点料出来让小小弟学习学习？万分感谢！
    作者: xiaoyu19890210    时间: 2016-3-10 09:46
    超級狗 发表于 2016-3-10 09:16
    . g3 w! E5 ?/ Z不是說了嗎？大家一定要這樣搞？
    3 e5 l: r/ P7 J. U; B( A* G! D9 Z5 n, U5 b+ {, ^2 P
    看我被土石流活埋很精彩就對了。8 [& R1 t, M) N2 P8 {: t9 b" w

    1 c. z, l! Z5 q" G2 X7 ]& Y+ L加油，相信您可以顺利刨出来
    作者: jacklee_47pn    时间: 2016-3-10 14:08
    超級狗 发表于 2016-3-10 09:16
    : g. N; r) b% Q  W8 v6 W不是說了嗎？大家一定要這樣搞？4 S& V5 Z& q8 F6 r3 z$ R

    , M+ m6 @: V% v: d看我被土石流活埋很精彩就對了。
    6 l  l0 C+ W; s
    飓风营救4 (Taken 4)  馬上開演。: g7 n; s- Y( b: h( `- g# _
    作者: 超級狗    时间: 2016-3-10 21:20
    PCIe Return Loss2 C3 H' r4 O9 u( a5 N2 h
    5 S" R6 J, e8 i0 U+ H* b5 h

    PCIe Return Loss.jpg (68.32 KB, 下载次数: 59)

    PCIe Return Loss.jpg
    作者: 超級狗    时间: 2016-3-10 21:26
    本帖最后由 超級狗 于 2019-10-31 10:53 编辑 8 L: z1 R9 w3 i& I1 m; C/ {

    " }8 x( y5 }  }8 F7 O樓主的洋文兒還不錯吧？' ?% y! `2 b) W$ o. t3 Y

    ! [  s* Q; `0 s2 w9 ^; b) c有個洋人在花旗國網站上，問了同樣的問題。1 v% Q/ z8 p( B1 `4 [* J3 e0 ?

    4 Q- b& X. `# `" C' |結果………+ V' |/ u, `% [5 ?/ @# O

    ) [2 U% `3 Z) s! W( E: q. Q6 K  p' g  ]/ T# h* N
    + i+ I4 V% a* M( w6 A. ~9 }
    / p2 S; n* `" N! P  _

      c8 y( A  c# ^3 p1 U$ a' I
    Where should I put AC coupled capacitors?
    / H. i" m# ^6 R

    1 |7 y7 v: F/ UThe coupling capacitors are usually placed close to the transmitter source.5 k& N! t! E5 v' @% f4 S. B& A

    2 _' @4 }8 S9 n    - d( M' N  a$ h+ X& C
    Going along with Dr. Johnson, we need to figure out the distance. The propagation velocity of signals on most FR4 types of board isabout c/2. This equates to around 170ps per inch for internal layers and morelike 160 ps per inch for external layers. 2 F5 L/ P9 S0 k5 i2 V$ r
      ^. n% C4 _* m6 H

    6 G4 {2 @& R( ]( d8 p7 a8 QUsing a standard interface running at 2.5Gb/sec, the unit interval is 400ps, so according to that, we should be much less than 200ps away from the transmitter. If this interface has been implemented in an IC,then you need to remember that the bond wires are part of this distance. Belowis a slightly more in-depth look at the issue.+ C* G7 }3 S! Z2 h1 F8 a
    5 A! G; F  g8 O$ j

    ' y/ ^' ]5 _! [/ `! S' WIn practice, coupling devices are placed as close as possible to the transmitter device. This location naturally varies depending onthe device.& p% |( M5 W  P. s9 [. S! ~1 x
    / o9 z% i# s: B3 n- E

    . Y" n# z; g0 E) ?! j1 A% s: _Now the capacitors. This is an RLC device at these speeds, and most devices are well above self-resonance in multi-gigabit applications. This means you may well have a significant impedance that ishigher than the transmission line.
    / u' S) t- O# J* J9 d9 x
    6 ?4 M  \; w1 \; t- S    9 s- [/ v# m, H$ o. l. H; ~# [
    For reference, the self inductance for a few devicesizes: 0402 ~ 0.7nH 0603 ~ 0.9nH 0805 ~ 1.2nH
    : x& E/ I  B! }- ~& I" f7 ^" k9 H, o: r1 S( N. ^: K) [6 J
    / e( p4 I: s0 J8 y
    To get around high impedance device problems (a majorissue in PCI express due to the nature of link training), we sometimes useso-called reverse geometry devices because the self inductance of the parts issignificantly lower. Reverse geometry is just what it says: An 0402 device hasthe contacts 04 apart, where an 0204 device uses the 02 as the distance betweenthe contacts. An 0204 part has a typical self inductance value of 0.3nH, significantly reducing the effective impedance of the device.' i$ _9 l: _7 q( w

    $ h0 o; q, l: S4 V' z
    1 V: ], E1 ^7 o6 x( {! I1 _/ q2 iNow to that discontinuity: it will produce reflections. The further away that reflection, the larger the impact on thesource (and energy loss, see below) within the distance range of 1/2 of the transition time of the signal; beyond that makes little difference.
    & N" n; R. @: b4 k
    8 t& E, ^' T4 F' L. b5 J
    + b/ l* x5 r8 R/ d$ }2 W7 J- ~At a distance of 1/2 the transition time or furtherfrom the source, the reflection can be calculated using the reflection coefficient equation ([Zl - Zs]/[Zl + Zs]). If the reflection is generated closer such that the effective reflection is lower than this, we have effectively reduced the reflection coefficient and reduced lost energy. Thecloser any known reflection may be situated with respect to the transmitter,the less effect on the system it will have. This is the reason that break-outvias under BGA devices with high speed interfaces is done as close to the ballas possible. It is all about reducing the effect of reflections.5 K, A  n) U; B% }) E- e) \
    & Q# n7 N; _0 K1 b0 \8 }3 H5 P1 L

    % U8 P  E* O5 _' Y  y$ _As an example, if I place the coupling capacitor (forthe 2.5Gb/sec link) at 0.1 inch from the source, then the distance equates to a time of 17ps. As the transition time of these signals is usually limited to no faster than 100 picoseconds, the reflection coefficient is therefore 17%. Note that this transition time equates to 5GHz signaling artifacts. If we place thedevice further away (beyond the transition time / 2 limit), and use the typical values for 0402 100nH, we have Z(cap) = 22 ohms, Z(track) about 50 ohms, and wetherefore have a reflection coefficient of about 40%. The actual reflection will be worse due to the device pads.3 i. q  O" A' j! v* L: U

    - j8 k+ F$ `* u9 p: C
    ) R5 s9 r: \1 A5 E; _' i2 ]6 ]% }
    作者: xiaoyu19890210    时间: 2016-3-10 21:34
    超級狗 发表于 2016-3-10 21:20
    ' s" v9 f$ ~  B7 h  |9 }PCIe Return Loss
    * l4 r1 |9 r) ~: l
    狗版主啊，这个和您之前说的信号反射、相位啥的有啥关系吗？？？: |0 C; T/ B9 B7 k
    - n0 a. c+ Q! N& g3 \6 r
      N0 Z+ B/ k7 n. P% U2 ?
    PS：要是不爽了就当没看到，，，求别埋。。。拜谢。。。
    ( S: G+ e- o8 u6 o" x1 l
    作者: xiaoyu19890210    时间: 2016-3-10 21:35
    超級狗 发表于 2016-3-10 21:26
    4 u  c+ w! [; O5 r0 ?樓主的洋文兒還不錯吧？6 S/ s( z2 w/ ~$ ~2 A
    4 C  D# N; I- i$ D/ Y! [6 o$ t
    有個洋人在花旗國網站上，問了同樣的問題。

    * x& O8 T; _% P9 X) \sorry，这么大段，才看到。。。
    . Z. i: A9 g* Q: z2 k& L
    作者: xiaoyu19890210    时间: 2016-3-10 22:02
    超級狗 发表于 2016-3-10 21:26: y" x; B% G. s. A9 w
    樓主的洋文兒還不錯吧？
    * W: o. n; M- m2 a& [; B9 g6 `  y' B) P6 l9 \3 {' Y% d
    有個洋人在花旗國網站上，問了同樣的問題。

    0 d4 T1 w- n6 k+ C! X狗版主，看了这么大段，彻底惊呆了，，，实在不能狗同啊。。。1 Z) W# T$ K+ Y' S6 O! Q
    As the transition time of these signals is usually limited to nofaster than 100 picoseconds, the reflection coefficient is therefore 17%，，，这怎么得出来了  ]3 g0 P4 u7 D; C% }
    作者: 荒村战士    时间: 2017-5-18 11:10
    超級狗 发表于 2016-3-10 21:26
    7 E+ }7 q/ ~5 P" q! ]% \樓主的洋文兒還不錯吧？
    % F- M, S# o, I0 S& A) q( u/ D6 D# m3 G" c+ F
    有個洋人在花旗國網站上，問了同樣的問題。

    4 b0 p% j8 }6 ~; e3 y5 `我也请教个问题，PCIE gen1,2的AC耦合电容值推荐为0.1uf,而PCIE3.0以后推荐的AC耦合电容为0.22uf，有如下问题，期待大神解答：& C( L- J2 k6 O" t
    问题1：Gen1,2的速率比Gen3低，为啥耦合电容Gen3的要大呢？电容越大，边沿会越缓，个人理解。: W. m& t% f, i; g" J
    问题2：Gen3向后兼容Gen1,2，那当用0.22uf的耦合电容时，在Gen3的链路上跑Gen1,2，是不是就不符合规范推荐的AC耦合电容值啦？
    6 ?4 s8 N+ S7 I5 Z
    ' B0 n3 ]2 O7 x1 X; @
    作者: 超級狗    时间: 2017-5-18 13:24
    问题 1：Gen1,2 的速率比 Gen3 低，为啥耦合电容 Gen3 的要大呢？电容越大，边沿会越缓，个人理解。
    5 v6 B  o  |9 ?- ]  b& h電容並聯l落地（GND），充放電效應的確會造成此結果，但 AC 耦合電容式串接在訊號線上。
    3 `# G- n. b+ U- U
    7 ^- s6 w( K% C2 C& P9 e5 T问题 2：Gen3 后兼容 Gen1,2，那当用 0.22uF 的耦合电容时，在 Gen3 的链路上跑 Gen1,2，是不是就不符合规范推荐的 AC 耦合电容值啦？% H0 M" R1 K2 O
    根據容抗計算公式 Xc = 1 / jwC，電容越大容抗越小。高頻減少一些容抗，讓相差、衰減及反射都小一些，似乎也沒什麼不對。% H7 T2 ]5 M/ h  Z. y% L

    $ Z9 p, e. Q) C( ^- j7 O僅為小弟淺見！! M% U: P2 e+ a) G& n$ ~  B$ j
    ' v& X- {( G, b- B/ z. {# e
    作者: diff    时间: 2018-3-10 11:58
    听说是有座子就在连接器，没有在tx段
    作者: Paradiser    时间: 2019-6-13 14:59
    xiaoyu19890210 发表于 2016-2-4 17:12
    8 M. a+ M6 J3 m9 Z5 ^& U$ W5 ^4 V十分感谢版主的回答，那：
    & c3 _3 [, E1 K8 {0 A7 @1 p# j; h1.靠近发送端或者接受端，而不是中间，为什么？
    ' M0 L5 |" }9 L# I7 G, K2.靠近接插件放置，为什么？
    * @' _$ @# J& x2 ~. B! t
    不放在中间而是两边，是出于阻抗以及信号反射的考虑。具体的可以上网详细看一下，有专门对耦合电容的位置做仿真的文章。印象中是，只要靠近接收端或者发送端，效果是等同的（距离发送端或接收端同样距离），放在中间的效果最差。
    $ N4 t, h9 s' {4 x' b) T
    ( x" |% D, K: p9 B4 o% o9 g
    作者: 雨花台    时间: 2021-8-28 11:06
    超級狗 发表于 2017-5-18 13:24+ H9 ~6 z: A6 @3 Z- }2 S- @
    问题 1：Gen1,2 的速率比 Gen3 低，为啥耦合电容 Gen3 的要大呢？电容越大，边沿会越缓，个人理解。1 P1 n/ r5 d: |  j3 D0 ~" J5 b* {
    電容 ...
    6 z- }  X$ o9 J0 N6 Y/ c2 [
    看了一篇技术文章，看起来容值增加的原因之一主要是提高时间常数，减小全1或者全零带来的baseline wander的影响，毕竟从GEN3开始采用128/130b编码方式，以下是技术文章链接1 z' W% A* }4 S+ w& m* {
    https://pdfserv.maximintegrated.com/en/an/AN1738.pdf
    ! v8 X% m" T0 p% I+ ?



    欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2