EDA365电子论坛网

标题: 帮忙看一下vir制作是否正确 [打印本页]

作者: xiuzhong200402    时间: 2008-10-3 23:51
标题: 帮忙看一下vir制作是否正确
我想制作一个内层地平面层与外层地线连接的过孔(不考虑隔热焊盘)% g' s- W! R' r
我的做法是否正确
6 H( Q3 s! Z) r& D% c其次那个default internal 层是干什么的% u- J& `3 T2 @* B! Z. B% T
我的default internal设置有没有问题
5 M* s1 J5 B9 @我做的板子是4层的
6 [( l0 s, `2 S6 {' g. Y上下主要为信号
$ s1 T; V' {& P3 u/ R中间是地层和电源层

1.jpg (54.55 KB, 下载次数: 4)

1.jpg

2.jpg (65.27 KB, 下载次数: 6)

2.jpg

作者: xiuzhong200402    时间: 2008-10-7 08:34
给看看啊' Y( g. u  P- q  m
高手们!
作者: superlish    时间: 2008-10-7 08:49
随便一个通孔都能满足你的要求了
作者: xiuzhong200402    时间: 2008-10-8 08:13
那我想用这个贯孔把02_vcc1与BEGIN LAYER面的vcc1铜皮区域连接起来!而不与其他几层相连!
8 ]3 V8 f5 P# W# k那其他几层的该怎么做啊!9 I7 R2 p4 F2 D- |/ |4 U
比如我不想把它与gnd1 (gnd1是整块铜皮区域)相连,在这一块铜皮上怎么做啊!1 v# ]# n; J, ~  ~. K- ~) |0 `
是不是 要设置避让区域啊!
6 ?+ f3 i* ?( v3 g, E# F( }那样就不会和gnd1相连了!
) w- Q% g4 s" ^& ]还是有别的办法啊!

1.jpg (55.58 KB, 下载次数: 6)

1.jpg

2.jpg (75.42 KB, 下载次数: 4)

2.jpg

作者: net_king    时间: 2008-10-17 15:40
楼主还没有对pad有基本空间概念。
. o7 _+ H  w/ `4 r3 ]/ w. F# S你的设置基本正确!) S5 A6 W( T* o, J( Y8 M- H
那个default internal 就是中文的缺省设置。换句话说,你这个过孔可以对应不同层的板子?设想一下,如果每一个内层都要设置,那不是板层同一功能 的项目也要不同的库?实际不是这样的。
; {) `( F. @6 M* x! I2 [同样的,那个连接与断开的问题也是allegro会自动处理的。只要同一个信号的铜,自然会连上,而不用管它在哪个层,而不是同一信号的铜,自然的也会被避开。你只要考虑连接(thermal relief) 与避开(anti pad)的半径大小就可以了。
# Q. }+ Z! D0 @$ D那当然 ,如果同一信号,想在某些层连接,某些层断开,那就用别的方法了。比如keepout……
作者: lara_bxc    时间: 2008-10-17 17:39
如果同一信号,想在某些层连接,某些层断开,可用埋盲孔啊
作者: Iric071    时间: 2008-10-17 19:03
LZ不用这样做。一个通孔足已。; D$ l! B3 @; |* X) x; K8 D
你这样其是就像是在做B/Bvia..
作者: towner    时间: 2008-10-19 13:20
7楼说的基本正确,还是希望请教制作Via的一些基本原则,可以通过几个数据来说明最好!




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2