EDA365电子论坛网

标题: [求助] 关于2rank的DDR [打印本页]
作者: l888888h    时间: 2016-1-12 09:17
标题: [求助] 关于2rank的DDR
有4个内存颗粒，组成2rank的DRAM0 D* e% G4 y: j2 [2 g! u! |2 K
ca信号连接到所有这4个颗粒，一个rank enable时，另一个rank应该是disable的* j+ Z1 t$ E/ C9 ?% T% P
那么对于disable的这个rank，ca信号所连接到的口处于什么状态？
1 j: _$ F3 K" j  M) e# f/ Q
作者: ljzyhjbfwh    时间: 2016-1-12 16:52
属于输入状态，因为Address线是复用的，如果是三态的话，会影响到enable的RANK的address信号。可以通过CS和CKE来控制选择所需要操作的RANK和disable的RANK，使disable的RANK不进行动作。6 {* L# }* m) c0 ^: a. d
作者: l888888h    时间: 2016-1-13 08:58
ljzyhjbfwh 发表于 2016-1-12 16:528 J4 c6 x4 F1 h, W8 x( i. ]
属于输入状态，因为Address线是复用的，如果是三态的话，会影响到enable的RANK的address信号。可以通过CS和 ...
! t( t' S0 A2 D- O' [: c
对于地址线来说，disable的rank上的口也相当于是正常的负载一样？, \, S  _# u! b' b* p) Y0 H
作者: ljzyhjbfwh    时间: 2016-1-13 09:53
l888888h 发表于 2016-1-13 08:583 k: w  S% M7 r! ?- F0 c
对于地址线来说，disable的rank上的口也相当于是正常的负载一样？

6 V  U, y% Q7 H) E  m0 J& Z是的。; V- @) ?6 z, p6 w
作者: l888888h    时间: 2016-1-14 15:59
ljzyhjbfwh 发表于 2016-1-13 09:53+ Y  R1 d8 X! G' G/ q
是的。

/ T. Q' e& p9 \- F谢谢
: T% q4 ?1 L/ B# C' G" W6 j有没有相关的资料
8 |& n# I3 q: h7 w7 v$ `! w: p# F# ]
作者: zcswinner    时间: 2016-1-14 18:20
不懂帮顶
作者: ljzyhjbfwh    时间: 2016-1-15 13:57
l888888h 发表于 2016-1-14 15:59
7 C1 X5 [" Y+ y* q0 V9 p谢谢
5 ~  n; x8 p# _1 }; ~0 p, m5 i$ p有没有相关的资料
1 Z6 s. `1 j4 p3 x
这方面的倒没有，因为这样可以解释的通。
. ?6 r$ W9 \. y/ g! y: a2 l; j
作者: yiting7466    时间: 2016-2-15 17:29
不应该是高阻态吗？
作者: sunchengyao    时间: 2016-3-6 21:19
请教一下，2rank的数据线怎么连接？如果1个rank是64位，使用4片的16bit DRAM颗粒可以组成一个rank，那如果是2rank的DDR，另外一个rank与CPU之间的数据线怎么连接？
作者: wcx    时间: 2016-3-6 22:25
sunchengyao 发表于 2016-3-6 21:198 e# z' \) ]2 m( L+ J
请教一下，2rank的数据线怎么连接？如果1个rank是64位，使用4片的16bit DRAM颗粒可以组成一个rank，那如果 ...

3 n( h* \1 D& J7 Q9 @! u6 a4 h5 U. u同样也是用的这64跟数据线连接，Dual Rank主要是片选，CK，CKE有区别
) c% R$ r7 Q- w! S; G( ^3 F& N
作者: 雷霆之剑    时间: 2016-5-19 09:02
DDD



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2