EDA365电子论坛网

标题: 高速差分信号（PCIe）的耦合电容为什么要放在TX端？ [打印本页]
作者: kobeismygod    时间: 2015-12-5 16:04
标题: 高速差分信号（PCIe）的耦合电容为什么要放在TX端？
高速差分信号（PCIe）的耦合电容为什么要放在TX端？
9 s. x! |* y& |
作者: 菩提老树    时间: 2015-12-5 20:11
理论上来讲AC耦合电容放在哪里都是没有问题的，AC耦合电容主要的还是为了考虑的是电平转换。
作者: 12345liyunyun    时间: 2015-12-5 21:34
协议规定
0 s' B' n" x: f7 q; m/ p

QQ图片20151205213621.png (3.08 KB, 下载次数: 145)

QQ图片20151205213621.png
作者: 故城往事    时间: 2015-12-6 00:49
求大神回复我，解释下差分耦合电容的工作原理
作者: kobeismygod    时间: 2015-12-6 11:43
菩提老树 发表于 2015-12-5 20:119 T6 x. k& q; X& T
理论上来讲AC耦合电容放在哪里都是没有问题的，AC耦合电容主要的还是为了考虑的是电平转换。
( O5 R) z6 m" s& L" A% {
恩，对于理想的AC电容，的确放哪里都OK，但是网上有人仿真之后发现，对于非理想器件，电容放在接收端比放在发送端好一些，不理解！. X5 z: o  @" I  b1 U1 V0 J2 B/ F4 r

. R. M" T( j8 C0 v4 i
作者: kobeismygod    时间: 2015-12-6 11:45
12345liyunyun 发表于 2015-12-5 21:34
( k3 e+ P7 P  U6 p) e0 W) O协议规定

8 h' i4 K. o( J5 \7 g  l7 A1 LAC电容无论放在哪里都能达到block DC 的目的啊，这怎么理解？
2 N9 T# L; ]$ ^  y9 ]/ V) H0 c7 G' L7 Z# G
作者: ykwym    时间: 2015-12-6 17:49
kobeismygod 发表于 2015-12-6 11:43
& l- d9 i; ~$ \+ \  S恩，对于理想的AC电容，的确放哪里都OK，但是网上有人仿真之后发现，对于非理想器件，电容放在接收端比放 ...

% f) ]( }: m5 u那效果差距不会差很多。
7 v& x9 X& h4 g' c" w* l4 K没有规定说过pcie 的AC电容要放再发送端，你可以看intel的layout guide,里面说是可以放再发送端或者接收端，放在最开始或者最后面的1/4部分
作者: zlpkcnm    时间: 2015-12-7 16:55
板载devic靠近发送端放置是一个习惯问题而已，其实放在哪个位置都没有关系，靠近发送端有个好处是可以少换层，出线方便些（毕竟高速信号不适合在表层走太远）；
- ]( e" Y7 ]5 n+ Q) J+ f如果高速信号有经过连接器，那么AC电容靠近连接器放置，500mil以内。毕竟连接器附近是有比较大的寄生电容的（这个理由是我自己理解的，不喜可以忽略）；' K6 D: \  W7 `; M) m9 S  u
还有一点就是要记住AC电容的容值不是固定的，都是范围值。
作者: wangshilei    时间: 2015-12-8 19:05
在PCIE上解释不了时，请回到音频功放输入输出的耦合电容上来理解，你看大多数人是怎么放的，道理是什么呢？
作者: kobeismygod    时间: 2015-12-11 13:30
wangshilei 发表于 2015-12-8 19:05# |. K" J, [5 p0 j. s( r; c
在PCIE上解释不了时，请回到音频功放输入输出的耦合电容上来理解，你看大多数人是怎么放的，道理是什么呢？

/ U* x. d3 S4 S+ E) V前两天在网上看到一篇文档，分析的挺好。
5 T0 d+ G" ~6 q% j总结来说就是：电容越小的话，整个通道的低频能量通过性变差，当有非平衡码流出现，导致信号jitter变大，所以是电容大一些比较好，但是也不能太大，因为大电容的高频特性一般都不是很好，也会影响类似PCIe这样高频信号的信号质量，所以权衡下来0.1uf会比较合适。7 N( o# x  j! P4 t
作者: vdakulav    时间: 2016-1-14 16:37
本帖最后由 vdakulav 于 2016-1-14 16:57 编辑 ' O! s  A9 `1 ?* L2 ~8 {6 P' h

& \; O% _; H. i- }& V% F2 R呵呵，这个还真是研究过！
9 Y( o) V) N5 a* ]3 \% X; M  D1、上述各位的回答都是错的！PCIe标准里面明确规定：当两个设备通过连接器互联时，必须放置交流耦合电容到TX端；
- L4 h! }% J, C+ T7 I' {0 g- Z+ Z2、放远放近最大的不同时高速信号传输中的介质损耗和趋肤效应不同，当放置靠近rx端时，介质损耗和趋肤效应产生的衰减较大，因此，电容引发的阻抗不连续反射效应降低，可以通过高速互联模型推导出，在靠近rx端的1/4处是比较理想的，实测也是如此；但是当距离不远时，区别不是特别大，因此，pcie标准中，对于板级的电容放置并没有要求。
' {4 v! Z4 F; K7 I7 y# h8 t3、当加入连接器时，串扰和寄生电容/电感增加，互联线上损耗增多，其损耗减小了低频分量信号幅度，对于高频虽有减小但是减小幅度倍数没有低频多，如果放置在rx端，低频信号就衰减的太多了，但是，并不是不行；实测信号，也会发现放置在tx端时信号完整性更好一些（相对而言），而放置在rx端，如果距离长，信号整体衰减的比较厉害；
; p$ _9 ?6 J: v! V! x) R6 s4、为了完善高速信号的可靠性，pcie在发送端加入了去加重技术，这进一步衰减了低频信号，如果再将电容放置远端，那么低频信号就是“雪上加霜”了；但是，也并不是不行；因此，有些设计里面，在tx和rx端都加电容，根据实际效果选择使用。同时都用的也存在，但是不建议这种用法，效果比较差！3 m; [4 `1 F7 I/ W4 D; y
综上：因为：连接器带来的信号干扰+去加重技术，导致低频信号幅度加剧衰减，没有和高频信号幅值同等衰减，信号整体“形状”发生畸变了，在这种情况下，要适当的调整低频信号衰减，因此，放置在tx端是非常必要的！但是这种做法加剧了容抗不连续反射的影响，因此，信号比起没有使用连接器还是要差的！
$ v$ N. H& b- {4 ?* N% F- {) y另推广：3 Z" b4 |% `! s3 I5 g& g
1、凡是使用连接器的高速信号（背板高速信号设计），一般都是放置在tx端！
7 o, X4 S7 J6 U; W- Q2、上述条件的例外是：如果使用了均衡器或预加重技术，当然还是放在rx端好了！# j8 W2 v, i. {* e8 v0 t
3、因此，放置在哪一端，必须要根据该信号的处理技术和构成而言，要分析驱动器的方式、电平逻辑构成、信号类型等，传统经验放置在rx端并不一定好用！
: I, I4 Z# j7 R/ ?) ^, Z8 ~0 a
作者: 332109959    时间: 2019-10-30 16:33
vdakulav 发表于 2016-1-14 16:37* d& K# Q+ V' s0 r  q
呵呵，这个还真是研究过！
; `% s  c5 \$ W" g1、上述各位的回答都是错的！PCIe标准里面明确规定：当两个设备通过连接器互联 ...

" O+ f# v8 i3 P7 V  i% Q2 J) Y: E' [受教了，有机会仿真下。
作者: 超級狗    时间: 2019-10-30 18:15
PCIe标准里面明确规定：当两个设备通过连接器互联时，必须放置交流耦合电容到TX端；8 a5 ~. G! O' ^% c8 s: P

$ Y# V  g( f4 r& Z2 B; y  A2、上述条件的例外是：如果使用了均衡器或预加重技术，当然还是放在rx端好了！
; y# N3 f3 j, v1 \
PCIe DC Balance 和 De-emphasis 好像兩項都有耶～/ C) W  U* o8 C. s6 M/ c  Q
! |1 ~" i+ V; s0 g9 T
到底是想怎樣？？？3 T4 v! u  w( p" P4 {
- z# _" c2 ?6 m2 o5 P
: h4 _' Y/ X4 ]. F$ Q! p% ~9 a

5 ^% k* \+ I7 Z! ^! d+ }! x4 z
% E0 U. \( A1 J1 M
作者: canatto    时间: 2019-10-31 06:47
vdakulav 发表于 2016-1-14 16:37
  ]5 p, b! O" n& v' a呵呵，这个还真是研究过！9 F; v: Z, L: P
1、上述各位的回答都是错的！PCIe标准里面明确规定：当两个设备通过连接器互联 ...
( K* o$ k0 @$ v0 @& C1 E
“PCIe标准里面明确规定：当两个设备通过连接器互联时，必须放置交流耦合电容到TX端”
3 ]+ V, z: a, Z: n! l: g
  z! r5 u0 @* D# }0 X: `+ w/ K这个规定实际上说的是TX侧加隔直电容是强制执行，RX侧则不必。其目的是使系统设计具有有良好的一致性，特别是多名工程师参与的复杂项目，可以通过这样的规范杜绝直流隐患、提高项目的一次成功率。
1 b& \; k. V8 }, o
作者: 超級狗    时间: 2019-10-31 10:21
都忘了自己說過什麼了！
' W- A: `6 q( I" J7 h
7 g" v: W6 z, _0 [6 y2 A" ^https://www.eda365.com/thread-117442-1-1.html
* o# I# W  C9 n* r$ I$ m3 s8 t
5 x1 \' j1 N' \4 U一目十行、過目即忘。: z' K7 d! G4 B- P% I

) B0 J4 n# N, T! l- Q
- H* ?  F" K4 Q4 D
作者: wgw56    时间: 2019-11-1 22:07
约定吧
作者: breaking_good    时间: 2022-6-28 15:25
插眼mark一下，大神真多



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2