EDA365电子论坛网

标题: allegro 16.6 打孔偏移 [打印本页]
作者: TCCZY    时间: 2015-10-20 17:39
标题: allegro 16.6 打孔偏移
各位大神有谁知道16.6版本， 从pin脚走线出来打孔时总是出现偏移是什么原因啊？同时在移动元器件时，无法自动捕获格点！ , M4 |( p; B) b0 i6 v3 l3 ]
作者: 12345liyunyun    时间: 2015-10-20 17:47
看一下格点是不是太大了
作者: wolf343105    时间: 2015-10-20 17:53
一个是格点太大,另一个是,offset x y不一致.
作者: dzkcool    时间: 2015-10-20 19:17
布线时，把这个选项勾上
' @$ i) a( r, J& U
! p+ x' K6 q! r# D; K
作者: kinglangji    时间: 2015-10-20 19:21
楼上几位基本说全了吧~~
作者: TCCZY    时间: 2015-10-21 08:41
dzkcool 发表于 2015-10-20 19:17- B# ]7 x+ ]  p9 P. r: ]
布线时，把这个选项勾上

9 I4 K& R/ O. _" g! O. {不是这个原因，Gridess勾上了的，应该是由于自定义里面，某项被我勾选了，之前我电脑有点跳帧，然后看某位大神的帖子给勾选了，现在找不到那篇帖子的设置了，结果走线时就出现这种问题了！
作者: TCCZY    时间: 2015-10-21 08:43
wolf343105 发表于 2015-10-20 17:53
1 m( E7 ?9 d- J! }( t9 \一个是格点太大,另一个是,offset x y不一致.
: w$ E& P/ ~0 x$ @- i
offest x y 不一致如何更改啊
; s2 v& a4 M" {% r
作者: TCCZY    时间: 2015-10-21 08:44
12345liyunyun 发表于 2015-10-20 17:47, Z8 o# K8 ]/ ?+ T5 t
看一下格点是不是太大了
% @8 i7 J1 k0 d: b
不是格点大小的问题，移动元器件时都不会自动抓取格点了
6 j) c8 F# q$ G) r" ?
作者: wolf343105    时间: 2015-10-21 08:59
TCCZY 发表于 2015-10-21 08:43
: N- Z* G: [/ U" m7 Q# r( F& Xoffest x y 不一致如何更改啊
5 Y* f7 X2 z, X% \  ~! x1 L( F$ @
x y 是,0# T8 Y5 d1 d0 q; \1 |( G  {
作者: TCCZY    时间: 2015-10-21 09:09
wolf343105 发表于 2015-10-21 08:599 ^# l; \9 a8 ~
x y 是,0
4 v. h9 M& s9 P) S
我的设置也是零
2 ~) r0 ^  }) l$ U

10.jpg (56.5 KB, 下载次数: 9)

10.jpg
作者: jkljop    时间: 2015-10-21 09:13
以前也碰到过，换了下版本就好了
作者: TCCZY    时间: 2015-10-21 09:15
jkljop 发表于 2015-10-21 09:13
, z  v% _8 _" O9 x, b+ ^& J以前也碰到过，换了下版本就好了
- |) M: B( j  s( E: x1 ^
额，我从16.6，换到16.5一样时这样，可能是封装问题吧，5的格点，pin脚与格点无法对其
作者: anhoal    时间: 2015-10-21 11:39
要不你把原点移到你当前要拉线的Symbol的某个PIN 上，再设置格点。
作者: woaidashui    时间: 2015-10-21 11:46
樓主，我敢保證是你的格點問題，不信你把格點設置為0.01試試。。。。
作者: TCCZY    时间: 2015-10-21 13:37
woaidashui 发表于 2015-10-21 11:46
- [+ {$ @3 S, G3 k2 |8 f樓主，我敢保證是你的格點問題，不信你把格點設置為0.01試試。。。。
1 V2 ~. J1 m6 w6 f# I  F' P9 X" N: z
0.01是可以，但是请考虑工作效率问题啊！, l5 Z3 r5 a$ ~: [
作者: 12345liyunyun    时间: 2015-10-21 15:40
TCCZY 发表于 2015-10-21 08:44
2 a! Y( O8 P5 e9 {0 u7 U! p不是格点大小的问题，移动元器件时都不会自动抓取格点了

/ T( {  \, w. w' U: B! S/ ^& _你把格点打开，再截个图出来给大家看一下，基本上就是格点设置太大，与封装对不齐导致的% Q' D* c+ S. i, U, C
作者: TCCZY    时间: 2015-10-21 17:34
12345liyunyun 发表于 2015-10-21 15:40
% M5 e1 O! h2 c: C. T9 n你把格点打开，再截个图出来给大家看一下，基本上就是格点设置太大，与封装对不齐导致的

& E' p# P4 Y$ S' s已经解决了，是封装工程师做封装时格点设置问题！导致走线时5格点无法对齐，感谢各位的解答了
8 ?6 @/ T! {+ L+ a% W1 q4 \
作者: woaidashui    时间: 2015-10-21 19:21
TCCZY 发表于 2015-10-21 13:37
( p4 H& A- j# n2 c+ T0 Y0.01是可以，但是请考虑工作效率问题啊！

5 f: N0 G, L5 e! S' Dallegro本來就是這樣，打孔不管勾不勾選girdess，孔一定會打在格點上。打偏肯定是因為格點問題，你把格點設置成100試試，打的更偏。不過我師傅他們走線設置格點4，我從來都是設置0.01。placement設置格點4
作者: woaidashui    时间: 2015-10-21 19:37
TCCZY 发表于 2015-10-21 17:34
% }: t9 W5 U  l: M- \6 d已经解决了，是封装工程师做封装时格点设置问题！导致走线时5格点无法对齐，感谢各位的解答了
& w$ v) [# U2 `: t1 s7 R4 d
封裝我做了一年，板子我也lay了一年，封裝在製作的時候，格點可以隨意設置。板子place封裝的時候，唯一影響抓取格點的是封裝的原點。對於你說的，除非該封裝上PAD到PAD的距離是5MIl的時候，且封裝PAD在格點上的時候，出來的via才可以與PAD對齊。我們做的封裝為何非要讓5格點對齊，為何不是6格點對齊，為何不是100格點對齊，為何不是0.001格點對齊？？？？本身是layout的事情，不知道為何把這些不是問題的問題推到封裝工程師身上，我最噁心這些。我可以明確的告訴你，這個via打的齊不齊根本沒有人在乎，高級layout，從來不關心這個，他們只關心電源載流和信號質量。。當然，這都是我師父給我說過的。
' f5 ?# c; Y& A5 k
作者: TCCZY    时间: 2015-10-21 23:52
woaidashui 发表于 2015-10-21 19:37
  i: x: S9 y* x5 r封裝我做了一年，板子我也lay了一年，封裝在製作的時候，格點可以隨意設置。板子place封裝的時候，唯一影 ...
" c. f1 e- s& m
我没有诋毁封装工程师的意思，但是我的这个项目的两个封装确实是那样的，我公司有自己的封装设计规范和layout规范，以便全程统一规范的加快成品进程，所以并不是你所谓的诋毁，谢谢！3 ~9 Q! _1 t( \- n) d
作者: ayalcy    时间: 2015-10-22 08:59
将右键中的EN开头的勾去掉，就应该可以了
作者: 65770096    时间: 2015-10-22 10:22
ayalcy 发表于 2015-10-22 08:59. w! S4 K! C1 s
将右键中的EN开头的勾去掉，就应该可以了
! T$ [+ A: }+ c9 N
我觉得是这个原因/ l! J6 F3 P( s4 W  i
作者: canghaimurong    时间: 2015-10-23 17:04
遇到过 装完补丁 没再出现过



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2