EDA365电子论坛网

标题: sip 的cadence allegro sip、apd中原理图怎么设计 [打印本页]
作者: neky    时间: 2015-9-28 18:57
标题: sip 的cadence allegro sip、apd中原理图怎么设计
sip 的cadence  allegro sip、apd中原理图怎么设计
) Z  G, \- X8 _# e* F; o用什么设计! X, `9 G. I! D% h& x
请那位大侠给指点一下$ ^. Q+ w( H+ R& J
非常感谢！！！！
7 q+ W. v' |9 ?
8 T. u; K8 y( n7 t, C: u- N
作者: pjh02032121    时间: 2015-9-30 16:16
跟PCB的原理图一样
作者: 锤子米啊    时间: 2016-10-21 11:18
pjh02032121 发表于 2015-9-30 16:16
, _. e" j- R/ D0 E9 e" u$ D跟PCB的原理图一样

8 h2 M( }4 U- v% j问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉这个问题还是不甚明朗。毕竟wb是从die上出来的；$ S' i( }- E. C/ h
2、sip作为一个器件对外，设计的时候肯定有脚是悬空作为外部连接的，这个时候在原理图上是怎么处理的呢？
" ]5 R7 Q& R: t谢谢灯大师9 k+ I, ]* D/ v' l. _2 ^1 y& f
作者: pjh02032121    时间: 2016-11-1 19:03
锤子米啊 发表于 2016-10-21 11:18
* y/ d, E* g+ U! K' A6 L6 v问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉 ...
; T3 {  v7 p* J; q! Z8 ~! \
可以直接原理图里做个封装，也可以直接生成，看你怎样方便就怎么办，不拘形式。& o3 r! E2 |* y$ V: A# Z1 }/ c; V
作者: denny_9    时间: 2017-3-21 13:32
die, 与SIP的中对外器件 单独看做一个器件即可，原理图中把这些器件对应起来就可以了。
7 _0 w8 L" _1 I6 L& @还有简单的 一般不需要原理图。
作者: gochip    时间: 2019-5-9 21:53
orcad好用
作者: ares0260    时间: 2019-11-14 13:56
同上求助！！！
作者: janeyulee    时间: 2020-12-29 13:08
学学
作者: keepwalking    时间: 2021-3-18 10:20
denny_9 发表于 2017-3-21 13:329 U) }2 J2 x# O
die, 与SIP的中对外器件 单独看做一个器件即可，原理图中把这些器件对应起来就可以了。
4 D4 j$ s) j6 \3 n还有简单的 一般不 ...

# z3 X6 M: V) i有个疑问，diepad都大好几千个Pin，做原理图有点复杂啊，有没有快捷一点的方式呢？
! b9 ~+ c0 J$ b& p
作者: kwanway    时间: 2022-7-8 10:34
thank you
作者: limiao    时间: 2024-10-25 17:35
有交流的群吗？有个芯片电容背面接地，正面是接网络的，应该怎么设置这个芯片电容呢



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2